Maxim Ibragimov / mbed-dev

mbed library sources. Supersedes mbed-src. Fixed broken STM32F1xx RTC on rtc_api.c

Dependents:   Nucleo_F103RB_RTC_battery_bkup_pwr_off_okay

Fork of mbed-dev by mbed official

targets/TARGET_NUVOTON/TARGET_NUC472/serial_api.c@151:5eaa88a5bcc7, 2016-11-24 (annotated)

Committer:
<>
Date:
Thu Nov 24 17:03:03 2016 +0000
Revision:
151:5eaa88a5bcc7
Parent:
149:156823d33999
Child:
153:fa9ff456f731
This updates the lib to the mbed lib v130

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2015-2016 Nuvoton
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16
<> 144:ef7eb2e8f9f7 17 #include "serial_api.h"
<> 144:ef7eb2e8f9f7 18
<> 144:ef7eb2e8f9f7 19 #if DEVICE_SERIAL
<> 144:ef7eb2e8f9f7 20
<> 144:ef7eb2e8f9f7 21 #include "cmsis.h"
<> 144:ef7eb2e8f9f7 22 #include "mbed_error.h"
<> 144:ef7eb2e8f9f7 23 #include "mbed_assert.h"
<> 144:ef7eb2e8f9f7 24 #include "PeripheralPins.h"
<> 144:ef7eb2e8f9f7 25 #include "nu_modutil.h"
<> 144:ef7eb2e8f9f7 26 #include "nu_bitutil.h"
<> 144:ef7eb2e8f9f7 27
<> 144:ef7eb2e8f9f7 28 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 29 #include "dma_api.h"
<> 144:ef7eb2e8f9f7 30 #include "dma.h"
<> 144:ef7eb2e8f9f7 31 #endif
<> 144:ef7eb2e8f9f7 32
<> 144:ef7eb2e8f9f7 33 struct nu_uart_var {
<> 151:5eaa88a5bcc7 34 uint32_t ref_cnt; // Reference count of the H/W module
<> 144:ef7eb2e8f9f7 35 serial_t * obj;
<> 144:ef7eb2e8f9f7 36 uint32_t fifo_size_tx;
<> 144:ef7eb2e8f9f7 37 uint32_t fifo_size_rx;
<> 144:ef7eb2e8f9f7 38 void (*vec)(void);
<> 144:ef7eb2e8f9f7 39 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 40 void (*vec_async)(void);
<> 144:ef7eb2e8f9f7 41 uint8_t pdma_perp_tx;
<> 144:ef7eb2e8f9f7 42 uint8_t pdma_perp_rx;
<> 144:ef7eb2e8f9f7 43 #endif
<> 144:ef7eb2e8f9f7 44 };
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46 static void uart0_vec(void);
<> 144:ef7eb2e8f9f7 47 static void uart1_vec(void);
<> 144:ef7eb2e8f9f7 48 static void uart2_vec(void);
<> 144:ef7eb2e8f9f7 49 static void uart3_vec(void);
<> 144:ef7eb2e8f9f7 50 static void uart4_vec(void);
<> 144:ef7eb2e8f9f7 51 static void uart5_vec(void);
<> 144:ef7eb2e8f9f7 52 static void uart_irq(serial_t *obj);
<> 144:ef7eb2e8f9f7 53
<> 144:ef7eb2e8f9f7 54 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 55 static void uart0_vec_async(void);
<> 144:ef7eb2e8f9f7 56 static void uart1_vec_async(void);
<> 144:ef7eb2e8f9f7 57 static void uart2_vec_async(void);
<> 144:ef7eb2e8f9f7 58 static void uart3_vec_async(void);
<> 144:ef7eb2e8f9f7 59 static void uart4_vec_async(void);
<> 144:ef7eb2e8f9f7 60 static void uart5_vec_async(void);
<> 144:ef7eb2e8f9f7 61 static void uart_irq_async(serial_t *obj);
<> 144:ef7eb2e8f9f7 62
<> 144:ef7eb2e8f9f7 63 static void uart_dma_handler_tx(uint32_t id, uint32_t event);
<> 144:ef7eb2e8f9f7 64 static void uart_dma_handler_rx(uint32_t id, uint32_t event);
<> 144:ef7eb2e8f9f7 65
<> 144:ef7eb2e8f9f7 66 static void serial_tx_enable_interrupt(serial_t *obj, uint32_t address, uint8_t enable);
<> 144:ef7eb2e8f9f7 67 static void serial_rx_enable_interrupt(serial_t *obj, uint32_t address, uint8_t enable);
<> 144:ef7eb2e8f9f7 68 static int serial_write_async(serial_t *obj);
<> 144:ef7eb2e8f9f7 69 static int serial_read_async(serial_t *obj);
<> 144:ef7eb2e8f9f7 70
<> 144:ef7eb2e8f9f7 71 static uint32_t serial_rx_event_check(serial_t *obj);
<> 144:ef7eb2e8f9f7 72 static uint32_t serial_tx_event_check(serial_t *obj);
<> 144:ef7eb2e8f9f7 73
<> 144:ef7eb2e8f9f7 74 static int serial_is_tx_complete(serial_t *obj);
<> 144:ef7eb2e8f9f7 75 static void serial_tx_enable_event(serial_t *obj, int event, uint8_t enable);
<> 144:ef7eb2e8f9f7 76
<> 144:ef7eb2e8f9f7 77 static void serial_tx_buffer_set(serial_t *obj, const void *tx, size_t length, uint8_t width);
<> 144:ef7eb2e8f9f7 78 static void serial_rx_buffer_set(serial_t *obj, void *rx, size_t length, uint8_t width);
<> 144:ef7eb2e8f9f7 79 static void serial_rx_set_char_match(serial_t *obj, uint8_t char_match);
<> 144:ef7eb2e8f9f7 80 static void serial_rx_enable_event(serial_t *obj, int event, uint8_t enable);
<> 144:ef7eb2e8f9f7 81 static int serial_is_rx_complete(serial_t *obj);
<> 144:ef7eb2e8f9f7 82
<> 144:ef7eb2e8f9f7 83 static void serial_check_dma_usage(DMAUsage *dma_usage, int *dma_ch);
<> 144:ef7eb2e8f9f7 84 static int serial_is_irq_en(serial_t *obj, SerialIrq irq);
<> 144:ef7eb2e8f9f7 85 #endif
<> 144:ef7eb2e8f9f7 86
<> 144:ef7eb2e8f9f7 87 static struct nu_uart_var uart0_var = {
<> 151:5eaa88a5bcc7 88 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 89 .obj = NULL,
<> 144:ef7eb2e8f9f7 90 .fifo_size_tx = 64,
<> 144:ef7eb2e8f9f7 91 .fifo_size_rx = 64,
<> 144:ef7eb2e8f9f7 92 .vec = uart0_vec,
<> 144:ef7eb2e8f9f7 93 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 94 .vec_async = uart0_vec_async,
<> 144:ef7eb2e8f9f7 95 .pdma_perp_tx = PDMA_UART0_TX,
<> 144:ef7eb2e8f9f7 96 .pdma_perp_rx = PDMA_UART0_RX
<> 144:ef7eb2e8f9f7 97 #endif
<> 144:ef7eb2e8f9f7 98 };
<> 144:ef7eb2e8f9f7 99 static struct nu_uart_var uart1_var = {
<> 151:5eaa88a5bcc7 100 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 101 .obj = NULL,
<> 144:ef7eb2e8f9f7 102 .fifo_size_tx = 16,
<> 144:ef7eb2e8f9f7 103 .fifo_size_rx = 16,
<> 144:ef7eb2e8f9f7 104 .vec = uart1_vec,
<> 144:ef7eb2e8f9f7 105 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 106 .vec_async = uart1_vec_async,
<> 144:ef7eb2e8f9f7 107 .pdma_perp_tx = PDMA_UART1_TX,
<> 144:ef7eb2e8f9f7 108 .pdma_perp_rx = PDMA_UART1_RX
<> 144:ef7eb2e8f9f7 109 #endif
<> 144:ef7eb2e8f9f7 110 };
<> 144:ef7eb2e8f9f7 111 static struct nu_uart_var uart2_var = {
<> 151:5eaa88a5bcc7 112 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 113 .obj = NULL,
<> 144:ef7eb2e8f9f7 114 .fifo_size_tx = 16,
<> 144:ef7eb2e8f9f7 115 .fifo_size_rx = 16,
<> 144:ef7eb2e8f9f7 116 .vec = uart2_vec,
<> 144:ef7eb2e8f9f7 117 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 118 .vec_async = uart2_vec_async,
<> 144:ef7eb2e8f9f7 119 .pdma_perp_tx = PDMA_UART2_TX,
<> 144:ef7eb2e8f9f7 120 .pdma_perp_rx = PDMA_UART2_RX
<> 144:ef7eb2e8f9f7 121 #endif
<> 144:ef7eb2e8f9f7 122 };
<> 144:ef7eb2e8f9f7 123 static struct nu_uart_var uart3_var = {
<> 151:5eaa88a5bcc7 124 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 125 .obj = NULL,
<> 144:ef7eb2e8f9f7 126 .fifo_size_tx = 16,
<> 144:ef7eb2e8f9f7 127 .fifo_size_rx = 16,
<> 144:ef7eb2e8f9f7 128 .vec = uart3_vec,
<> 144:ef7eb2e8f9f7 129 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 130 .vec_async = uart3_vec_async,
<> 144:ef7eb2e8f9f7 131 .pdma_perp_tx = PDMA_UART3_TX,
<> 144:ef7eb2e8f9f7 132 .pdma_perp_rx = PDMA_UART3_RX
<> 144:ef7eb2e8f9f7 133 #endif
<> 144:ef7eb2e8f9f7 134 };
<> 144:ef7eb2e8f9f7 135 static struct nu_uart_var uart4_var = {
<> 151:5eaa88a5bcc7 136 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 137 .obj = NULL,
<> 144:ef7eb2e8f9f7 138 .fifo_size_tx = 16,
<> 144:ef7eb2e8f9f7 139 .fifo_size_rx = 16,
<> 144:ef7eb2e8f9f7 140 .vec = uart4_vec,
<> 144:ef7eb2e8f9f7 141 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 142 .vec_async = uart4_vec_async,
<> 144:ef7eb2e8f9f7 143 .pdma_perp_tx = PDMA_UART4_TX,
<> 144:ef7eb2e8f9f7 144 .pdma_perp_rx = PDMA_UART4_RX
<> 144:ef7eb2e8f9f7 145 #endif
<> 144:ef7eb2e8f9f7 146 };
<> 144:ef7eb2e8f9f7 147 static struct nu_uart_var uart5_var = {
<> 151:5eaa88a5bcc7 148 .ref_cnt = 0,
<> 144:ef7eb2e8f9f7 149 .obj = NULL,
<> 144:ef7eb2e8f9f7 150 .fifo_size_tx = 16,
<> 144:ef7eb2e8f9f7 151 .fifo_size_rx = 16,
<> 144:ef7eb2e8f9f7 152 .vec = uart5_vec,
<> 144:ef7eb2e8f9f7 153 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 154 .vec_async = uart5_vec_async,
<> 144:ef7eb2e8f9f7 155 .pdma_perp_tx = PDMA_UART5_TX,
<> 144:ef7eb2e8f9f7 156 .pdma_perp_rx = PDMA_UART5_RX
<> 144:ef7eb2e8f9f7 157 #endif
<> 144:ef7eb2e8f9f7 158 };
<> 144:ef7eb2e8f9f7 159
<> 144:ef7eb2e8f9f7 160
<> 144:ef7eb2e8f9f7 161 int stdio_uart_inited = 0;
<> 144:ef7eb2e8f9f7 162 serial_t stdio_uart;
<> 144:ef7eb2e8f9f7 163 static uint32_t uart_modinit_mask = 0;
<> 144:ef7eb2e8f9f7 164
<> 144:ef7eb2e8f9f7 165 static const struct nu_modinit_s uart_modinit_tab[] = {
<> 144:ef7eb2e8f9f7 166 {UART_0, UART0_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART0_RST, UART0_IRQn, &uart0_var},
<> 144:ef7eb2e8f9f7 167 {UART_1, UART1_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART1_RST, UART1_IRQn, &uart1_var},
<> 144:ef7eb2e8f9f7 168 {UART_2, UART2_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART2_RST, UART2_IRQn, &uart2_var},
<> 144:ef7eb2e8f9f7 169 {UART_3, UART3_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART3_RST, UART3_IRQn, &uart3_var},
<> 144:ef7eb2e8f9f7 170 {UART_4, UART4_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART4_RST, UART4_IRQn, &uart4_var},
<> 144:ef7eb2e8f9f7 171 {UART_5, UART5_MODULE, CLK_CLKSEL1_UARTSEL_HIRC, CLK_CLKDIV0_UART(1), UART5_RST, UART5_IRQn, &uart5_var},
<> 144:ef7eb2e8f9f7 172
<> 144:ef7eb2e8f9f7 173 {NC, 0, 0, 0, 0, (IRQn_Type) 0, NULL}
<> 144:ef7eb2e8f9f7 174 };
<> 144:ef7eb2e8f9f7 175
<> 144:ef7eb2e8f9f7 176 extern void mbed_sdk_init(void);
<> 144:ef7eb2e8f9f7 177
<> 144:ef7eb2e8f9f7 178 void serial_init(serial_t *obj, PinName tx, PinName rx)
<> 144:ef7eb2e8f9f7 179 {
<> 151:5eaa88a5bcc7 180 // NOTE: With armcc, serial_init() gets called from _sys_open() timing of which is before main()/mbed_sdk_init().
<> 144:ef7eb2e8f9f7 181 mbed_sdk_init();
<> 144:ef7eb2e8f9f7 182
<> 144:ef7eb2e8f9f7 183 // Determine which UART_x the pins are used for
<> 144:ef7eb2e8f9f7 184 uint32_t uart_tx = pinmap_peripheral(tx, PinMap_UART_TX);
<> 144:ef7eb2e8f9f7 185 uint32_t uart_rx = pinmap_peripheral(rx, PinMap_UART_RX);
<> 144:ef7eb2e8f9f7 186 // Get the peripheral name (UART_x) from the pins and assign it to the object
<> 144:ef7eb2e8f9f7 187 obj->serial.uart = (UARTName) pinmap_merge(uart_tx, uart_rx);
<> 144:ef7eb2e8f9f7 188 MBED_ASSERT((int)obj->serial.uart != NC);
<> 144:ef7eb2e8f9f7 189
<> 144:ef7eb2e8f9f7 190 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 191 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 192 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 193
<> 151:5eaa88a5bcc7 194 struct nu_uart_var *var = (struct nu_uart_var *) modinit->var;
<> 144:ef7eb2e8f9f7 195
<> 151:5eaa88a5bcc7 196 if (! var->ref_cnt) {
<> 151:5eaa88a5bcc7 197 // Reset this module
<> 151:5eaa88a5bcc7 198 SYS_ResetModule(modinit->rsetidx);
<> 151:5eaa88a5bcc7 199
<> 151:5eaa88a5bcc7 200 // Select IP clock source
<> 151:5eaa88a5bcc7 201 CLK_SetModuleClock(modinit->clkidx, modinit->clksrc, modinit->clkdiv);
<> 151:5eaa88a5bcc7 202 // Enable IP clock
<> 151:5eaa88a5bcc7 203 CLK_EnableModuleClock(modinit->clkidx);
<> 144:ef7eb2e8f9f7 204
<> 151:5eaa88a5bcc7 205 pinmap_pinout(tx, PinMap_UART_TX);
<> 151:5eaa88a5bcc7 206 pinmap_pinout(rx, PinMap_UART_RX);
<> 151:5eaa88a5bcc7 207
<> 151:5eaa88a5bcc7 208 obj->serial.pin_tx = tx;
<> 151:5eaa88a5bcc7 209 obj->serial.pin_rx = rx;
<> 151:5eaa88a5bcc7 210 }
<> 151:5eaa88a5bcc7 211 var->ref_cnt ++;
<> 144:ef7eb2e8f9f7 212
<> 144:ef7eb2e8f9f7 213 // Configure the UART module and set its baudrate
<> 144:ef7eb2e8f9f7 214 serial_baud(obj, 9600);
<> 144:ef7eb2e8f9f7 215 // Configure data bits, parity, and stop bits
<> 144:ef7eb2e8f9f7 216 serial_format(obj, 8, ParityNone, 1);
<> 144:ef7eb2e8f9f7 217
<> 151:5eaa88a5bcc7 218 obj->serial.vec = var->vec;
<> 144:ef7eb2e8f9f7 219
<> 144:ef7eb2e8f9f7 220 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 221 obj->serial.dma_usage_tx = DMA_USAGE_NEVER;
<> 144:ef7eb2e8f9f7 222 obj->serial.dma_usage_rx = DMA_USAGE_NEVER;
<> 144:ef7eb2e8f9f7 223 obj->serial.event = 0;
<> 144:ef7eb2e8f9f7 224 obj->serial.dma_chn_id_tx = DMA_ERROR_OUT_OF_CHANNELS;
<> 144:ef7eb2e8f9f7 225 obj->serial.dma_chn_id_rx = DMA_ERROR_OUT_OF_CHANNELS;
<> 144:ef7eb2e8f9f7 226 #endif
<> 144:ef7eb2e8f9f7 227
<> 144:ef7eb2e8f9f7 228 // For stdio management
<> 151:5eaa88a5bcc7 229 if (obj->serial.uart == STDIO_UART) {
<> 144:ef7eb2e8f9f7 230 stdio_uart_inited = 1;
<> 151:5eaa88a5bcc7 231 memcpy(&stdio_uart, obj, sizeof(serial_t));
<> 144:ef7eb2e8f9f7 232 }
<> 144:ef7eb2e8f9f7 233
<> 151:5eaa88a5bcc7 234 if (var->ref_cnt) {
<> 151:5eaa88a5bcc7 235 // Mark this module to be inited.
<> 151:5eaa88a5bcc7 236 int i = modinit - uart_modinit_tab;
<> 151:5eaa88a5bcc7 237 uart_modinit_mask |= 1 << i;
<> 151:5eaa88a5bcc7 238 }
<> 144:ef7eb2e8f9f7 239 }
<> 144:ef7eb2e8f9f7 240
<> 144:ef7eb2e8f9f7 241 void serial_free(serial_t *obj)
<> 144:ef7eb2e8f9f7 242 {
<> 144:ef7eb2e8f9f7 243 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 244 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 245 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 246
<> 151:5eaa88a5bcc7 247 struct nu_uart_var *var = (struct nu_uart_var *) modinit->var;
<> 144:ef7eb2e8f9f7 248
<> 151:5eaa88a5bcc7 249 var->ref_cnt --;
<> 151:5eaa88a5bcc7 250 if (! var->ref_cnt) {
<> 151:5eaa88a5bcc7 251 #if DEVICE_SERIAL_ASYNCH
<> 151:5eaa88a5bcc7 252 if (obj->serial.dma_chn_id_tx != DMA_ERROR_OUT_OF_CHANNELS) {
<> 151:5eaa88a5bcc7 253 dma_channel_free(obj->serial.dma_chn_id_tx);
<> 151:5eaa88a5bcc7 254 obj->serial.dma_chn_id_tx = DMA_ERROR_OUT_OF_CHANNELS;
<> 151:5eaa88a5bcc7 255 }
<> 151:5eaa88a5bcc7 256 if (obj->serial.dma_chn_id_rx != DMA_ERROR_OUT_OF_CHANNELS) {
<> 151:5eaa88a5bcc7 257 dma_channel_free(obj->serial.dma_chn_id_rx);
<> 151:5eaa88a5bcc7 258 obj->serial.dma_chn_id_rx = DMA_ERROR_OUT_OF_CHANNELS;
<> 151:5eaa88a5bcc7 259 }
<> 151:5eaa88a5bcc7 260 #endif
<> 151:5eaa88a5bcc7 261
<> 151:5eaa88a5bcc7 262 UART_Close((UART_T *) NU_MODBASE(obj->serial.uart));
<> 144:ef7eb2e8f9f7 263
<> 151:5eaa88a5bcc7 264 UART_DISABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), (UART_INTEN_RDAIEN_Msk | UART_INTEN_THREIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 151:5eaa88a5bcc7 265 NVIC_DisableIRQ(modinit->irq_n);
<> 144:ef7eb2e8f9f7 266
<> 151:5eaa88a5bcc7 267 // Disable IP clock
<> 151:5eaa88a5bcc7 268 CLK_DisableModuleClock(modinit->clkidx);
<> 151:5eaa88a5bcc7 269 }
<> 151:5eaa88a5bcc7 270
<> 151:5eaa88a5bcc7 271 if (var->obj == obj) {
<> 151:5eaa88a5bcc7 272 var->obj = NULL;
<> 151:5eaa88a5bcc7 273 }
<> 151:5eaa88a5bcc7 274
<> 151:5eaa88a5bcc7 275 if (obj->serial.uart == STDIO_UART) {
<> 144:ef7eb2e8f9f7 276 stdio_uart_inited = 0;
<> 144:ef7eb2e8f9f7 277 }
<> 144:ef7eb2e8f9f7 278
<> 151:5eaa88a5bcc7 279 if (! var->ref_cnt) {
<> 151:5eaa88a5bcc7 280 // Mark this module to be deinited.
<> 151:5eaa88a5bcc7 281 int i = modinit - uart_modinit_tab;
<> 151:5eaa88a5bcc7 282 uart_modinit_mask &= ~(1 << i);
<> 151:5eaa88a5bcc7 283 }
<> 144:ef7eb2e8f9f7 284 }
<> 144:ef7eb2e8f9f7 285
<> 144:ef7eb2e8f9f7 286 void serial_baud(serial_t *obj, int baudrate) {
<> 144:ef7eb2e8f9f7 287 // Flush Tx FIFO. Otherwise, output data may get lost on this change.
<> 144:ef7eb2e8f9f7 288 while (! UART_IS_TX_EMPTY(((UART_T *) obj->serial.uart)));
<> 144:ef7eb2e8f9f7 289
<> 144:ef7eb2e8f9f7 290 obj->serial.baudrate = baudrate;
<> 144:ef7eb2e8f9f7 291 UART_Open((UART_T *) NU_MODBASE(obj->serial.uart), baudrate);
<> 144:ef7eb2e8f9f7 292 }
<> 144:ef7eb2e8f9f7 293
<> 144:ef7eb2e8f9f7 294 void serial_format(serial_t *obj, int data_bits, SerialParity parity, int stop_bits) {
<> 144:ef7eb2e8f9f7 295 // Flush Tx FIFO. Otherwise, output data may get lost on this change.
<> 144:ef7eb2e8f9f7 296 while (! UART_IS_TX_EMPTY(((UART_T *) obj->serial.uart)));
<> 144:ef7eb2e8f9f7 297
<> 144:ef7eb2e8f9f7 298 // TODO: Assert for not supported parity and data bits
<> 144:ef7eb2e8f9f7 299 obj->serial.databits = data_bits;
<> 144:ef7eb2e8f9f7 300 obj->serial.parity = parity;
<> 144:ef7eb2e8f9f7 301 obj->serial.stopbits = stop_bits;
<> 144:ef7eb2e8f9f7 302
<> 144:ef7eb2e8f9f7 303 uint32_t databits_intern = (data_bits == 5) ? UART_WORD_LEN_5 :
<> 144:ef7eb2e8f9f7 304 (data_bits == 6) ? UART_WORD_LEN_6 :
<> 144:ef7eb2e8f9f7 305 (data_bits == 7) ? UART_WORD_LEN_7 :
<> 144:ef7eb2e8f9f7 306 UART_WORD_LEN_8;
<> 144:ef7eb2e8f9f7 307 uint32_t parity_intern = (parity == ParityOdd || parity == ParityForced1) ? UART_PARITY_ODD :
<> 144:ef7eb2e8f9f7 308 (parity == ParityEven || parity == ParityForced0) ? UART_PARITY_EVEN :
<> 144:ef7eb2e8f9f7 309 UART_PARITY_NONE;
<> 144:ef7eb2e8f9f7 310 uint32_t stopbits_intern = (stop_bits == 2) ? UART_STOP_BIT_2 : UART_STOP_BIT_1;
<> 144:ef7eb2e8f9f7 311 UART_SetLine_Config((UART_T *) NU_MODBASE(obj->serial.uart),
<> 144:ef7eb2e8f9f7 312 0, // Don't change baudrate
<> 144:ef7eb2e8f9f7 313 databits_intern,
<> 144:ef7eb2e8f9f7 314 parity_intern,
<> 144:ef7eb2e8f9f7 315 stopbits_intern);
<> 144:ef7eb2e8f9f7 316 }
<> 144:ef7eb2e8f9f7 317
<> 144:ef7eb2e8f9f7 318 #if DEVICE_SERIAL_FC
<> 144:ef7eb2e8f9f7 319
<> 144:ef7eb2e8f9f7 320 void serial_set_flow_control(serial_t *obj, FlowControl type, PinName rxflow, PinName txflow)
<> 144:ef7eb2e8f9f7 321 {
<> 144:ef7eb2e8f9f7 322 UART_T *uart_base = (UART_T *) NU_MODBASE(obj->serial.uart);
<> 144:ef7eb2e8f9f7 323
<> 144:ef7eb2e8f9f7 324 // First, disable flow control completely.
<> 144:ef7eb2e8f9f7 325 uart_base->INTEN &= ~(UART_INTEN_ATORTSEN_Msk | UART_INTEN_ATOCTSEN_Msk);
<> 144:ef7eb2e8f9f7 326
<> 144:ef7eb2e8f9f7 327 if ((type == FlowControlRTS || type == FlowControlRTSCTS) && rxflow != NC) {
<> 144:ef7eb2e8f9f7 328 // Check if RTS pin matches.
<> 144:ef7eb2e8f9f7 329 uint32_t uart_rts = pinmap_peripheral(rxflow, PinMap_UART_RTS);
<> 144:ef7eb2e8f9f7 330 MBED_ASSERT(uart_rts == obj->serial.uart);
<> 144:ef7eb2e8f9f7 331 // Enable the pin for RTS function
<> 144:ef7eb2e8f9f7 332 pinmap_pinout(rxflow, PinMap_UART_RTS);
<> 144:ef7eb2e8f9f7 333 // nRTS pin output is high level active
<> 144:ef7eb2e8f9f7 334 uart_base->MODEM = (uart_base->MODEM & ~UART_MODEM_RTSACTLV_Msk) | UART_MODEM_RTSACTLV_Msk;
<> 144:ef7eb2e8f9f7 335 uart_base->FIFO = (uart_base->FIFO & ~UART_FIFO_RTSTRGLV_Msk) | UART_FIFO_RTSTRGLV_8BYTES;
<> 144:ef7eb2e8f9f7 336 // Enable RTS
<> 144:ef7eb2e8f9f7 337 uart_base->INTEN |= UART_INTEN_ATORTSEN_Msk;
<> 144:ef7eb2e8f9f7 338 }
<> 144:ef7eb2e8f9f7 339
<> 144:ef7eb2e8f9f7 340 if ((type == FlowControlCTS || type == FlowControlRTSCTS) && txflow != NC) {
<> 144:ef7eb2e8f9f7 341 // Check if CTS pin matches.
<> 144:ef7eb2e8f9f7 342 uint32_t uart_cts = pinmap_peripheral(txflow, PinMap_UART_CTS);
<> 144:ef7eb2e8f9f7 343 MBED_ASSERT(uart_cts == obj->serial.uart);
<> 144:ef7eb2e8f9f7 344 // Enable the pin for CTS function
<> 144:ef7eb2e8f9f7 345 pinmap_pinout(txflow, PinMap_UART_CTS);
<> 144:ef7eb2e8f9f7 346 // nCTS pin input is high level active
<> 144:ef7eb2e8f9f7 347 uart_base->MODEMSTS = (uart_base->MODEMSTS & ~UART_MODEMSTS_CTSACTLV_Msk) | UART_MODEMSTS_CTSACTLV_Msk;
<> 144:ef7eb2e8f9f7 348 // Enable CTS
<> 144:ef7eb2e8f9f7 349 uart_base->INTEN |= UART_INTEN_ATOCTSEN_Msk;
<> 144:ef7eb2e8f9f7 350 }
<> 144:ef7eb2e8f9f7 351 }
<> 144:ef7eb2e8f9f7 352
<> 144:ef7eb2e8f9f7 353 #endif //DEVICE_SERIAL_FC
<> 144:ef7eb2e8f9f7 354
<> 144:ef7eb2e8f9f7 355 void serial_irq_handler(serial_t *obj, uart_irq_handler handler, uint32_t id)
<> 144:ef7eb2e8f9f7 356 {
<> 144:ef7eb2e8f9f7 357 // Flush Tx FIFO. Otherwise, output data may get lost on this change.
<> 144:ef7eb2e8f9f7 358 while (! UART_IS_TX_EMPTY(((UART_T *) obj->serial.uart)));
<> 144:ef7eb2e8f9f7 359
<> 144:ef7eb2e8f9f7 360 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 361 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 362 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 363
<> 144:ef7eb2e8f9f7 364 obj->serial.irq_handler = (uint32_t) handler;
<> 144:ef7eb2e8f9f7 365 obj->serial.irq_id = id;
<> 144:ef7eb2e8f9f7 366
<> 144:ef7eb2e8f9f7 367 // Restore sync-mode vector
<> 144:ef7eb2e8f9f7 368 obj->serial.vec = ((struct nu_uart_var *) modinit->var)->vec;
<> 144:ef7eb2e8f9f7 369 }
<> 144:ef7eb2e8f9f7 370
<> 144:ef7eb2e8f9f7 371 void serial_irq_set(serial_t *obj, SerialIrq irq, uint32_t enable)
<> 144:ef7eb2e8f9f7 372 {
<> 144:ef7eb2e8f9f7 373 if (enable) {
<> 144:ef7eb2e8f9f7 374 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 375 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 376 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 377
<> 144:ef7eb2e8f9f7 378 NVIC_SetVector(modinit->irq_n, (uint32_t) obj->serial.vec);
<> 144:ef7eb2e8f9f7 379 NVIC_EnableIRQ(modinit->irq_n);
<> 144:ef7eb2e8f9f7 380
<> 151:5eaa88a5bcc7 381 struct nu_uart_var *var = (struct nu_uart_var *) modinit->var;
<> 151:5eaa88a5bcc7 382 // Multiple serial S/W objects for single UART H/W module possibly.
<> 151:5eaa88a5bcc7 383 // Bind serial S/W object to UART H/W module as interrupt is enabled.
<> 151:5eaa88a5bcc7 384 var->obj = obj;
<> 151:5eaa88a5bcc7 385
<> 144:ef7eb2e8f9f7 386 switch (irq) {
<> 144:ef7eb2e8f9f7 387 // NOTE: Setting inten_msk first to avoid race condition
<> 144:ef7eb2e8f9f7 388 case RxIrq:
<> 144:ef7eb2e8f9f7 389 obj->serial.inten_msk = obj->serial.inten_msk | (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk);
<> 144:ef7eb2e8f9f7 390 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 391 break;
<> 144:ef7eb2e8f9f7 392 case TxIrq:
<> 144:ef7eb2e8f9f7 393 obj->serial.inten_msk = obj->serial.inten_msk | UART_INTEN_THREIEN_Msk;
<> 144:ef7eb2e8f9f7 394 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 395 break;
<> 144:ef7eb2e8f9f7 396 }
<> 144:ef7eb2e8f9f7 397 } else { // disable
<> 144:ef7eb2e8f9f7 398 switch (irq) {
<> 144:ef7eb2e8f9f7 399 case RxIrq:
<> 144:ef7eb2e8f9f7 400 UART_DISABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 401 obj->serial.inten_msk = obj->serial.inten_msk & ~(UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk);
<> 144:ef7eb2e8f9f7 402 break;
<> 144:ef7eb2e8f9f7 403 case TxIrq:
<> 144:ef7eb2e8f9f7 404 UART_DISABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 405 obj->serial.inten_msk = obj->serial.inten_msk & ~UART_INTEN_THREIEN_Msk;
<> 144:ef7eb2e8f9f7 406 break;
<> 144:ef7eb2e8f9f7 407 }
<> 144:ef7eb2e8f9f7 408 }
<> 144:ef7eb2e8f9f7 409 }
<> 144:ef7eb2e8f9f7 410
<> 144:ef7eb2e8f9f7 411 int serial_getc(serial_t *obj)
<> 144:ef7eb2e8f9f7 412 {
<> 144:ef7eb2e8f9f7 413 // TODO: Fix every byte access requires accompaniness of one interrupt. This degrades performance much.
<> 144:ef7eb2e8f9f7 414 while (! serial_readable(obj));
<> 144:ef7eb2e8f9f7 415 int c = UART_READ(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 416
<> 144:ef7eb2e8f9f7 417 // Simulate clear of the interrupt flag
<> 144:ef7eb2e8f9f7 418 if (obj->serial.inten_msk & (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk)) {
<> 144:ef7eb2e8f9f7 419 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 420 }
<> 144:ef7eb2e8f9f7 421
<> 144:ef7eb2e8f9f7 422 return c;
<> 144:ef7eb2e8f9f7 423 }
<> 144:ef7eb2e8f9f7 424
<> 144:ef7eb2e8f9f7 425 void serial_putc(serial_t *obj, int c)
<> 144:ef7eb2e8f9f7 426 {
<> 144:ef7eb2e8f9f7 427 // TODO: Fix every byte access requires accompaniness of one interrupt. This degrades performance much.
<> 144:ef7eb2e8f9f7 428 while (! serial_writable(obj));
<> 144:ef7eb2e8f9f7 429 UART_WRITE(((UART_T *) NU_MODBASE(obj->serial.uart)), c);
<> 144:ef7eb2e8f9f7 430
<> 144:ef7eb2e8f9f7 431 // Simulate clear of the interrupt flag
<> 144:ef7eb2e8f9f7 432 if (obj->serial.inten_msk & UART_INTEN_THREIEN_Msk) {
<> 144:ef7eb2e8f9f7 433 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 434 }
<> 144:ef7eb2e8f9f7 435 }
<> 144:ef7eb2e8f9f7 436
<> 144:ef7eb2e8f9f7 437 int serial_readable(serial_t *obj)
<> 144:ef7eb2e8f9f7 438 {
<> 144:ef7eb2e8f9f7 439 //return UART_IS_RX_READY(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 440 return ! (((UART_T *) NU_MODBASE(obj->serial.uart))->FIFOSTS & UART_FIFOSTS_RXEMPTY_Msk);
<> 144:ef7eb2e8f9f7 441 }
<> 144:ef7eb2e8f9f7 442
<> 144:ef7eb2e8f9f7 443 int serial_writable(serial_t *obj)
<> 144:ef7eb2e8f9f7 444 {
<> 144:ef7eb2e8f9f7 445 return ! UART_IS_TX_FULL(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 446 }
<> 144:ef7eb2e8f9f7 447
<> 144:ef7eb2e8f9f7 448 void serial_pinout_tx(PinName tx)
<> 144:ef7eb2e8f9f7 449 {
<> 144:ef7eb2e8f9f7 450 pinmap_pinout(tx, PinMap_UART_TX);
<> 144:ef7eb2e8f9f7 451 }
<> 144:ef7eb2e8f9f7 452
<> 144:ef7eb2e8f9f7 453 void serial_break_set(serial_t *obj)
<> 144:ef7eb2e8f9f7 454 {
<> 144:ef7eb2e8f9f7 455 ((UART_T *) NU_MODBASE(obj->serial.uart))->LINE |= UART_LINE_BCB_Msk;
<> 144:ef7eb2e8f9f7 456 }
<> 144:ef7eb2e8f9f7 457
<> 144:ef7eb2e8f9f7 458 void serial_break_clear(serial_t *obj)
<> 144:ef7eb2e8f9f7 459 {
<> 144:ef7eb2e8f9f7 460 ((UART_T *) NU_MODBASE(obj->serial.uart))->LINE &= ~UART_LINE_BCB_Msk;
<> 144:ef7eb2e8f9f7 461 }
<> 144:ef7eb2e8f9f7 462
<> 144:ef7eb2e8f9f7 463 static void uart0_vec(void)
<> 144:ef7eb2e8f9f7 464 {
<> 144:ef7eb2e8f9f7 465 uart_irq(uart0_var.obj);
<> 144:ef7eb2e8f9f7 466 }
<> 144:ef7eb2e8f9f7 467
<> 144:ef7eb2e8f9f7 468 static void uart1_vec(void)
<> 144:ef7eb2e8f9f7 469 {
<> 144:ef7eb2e8f9f7 470 uart_irq(uart1_var.obj);
<> 144:ef7eb2e8f9f7 471 }
<> 144:ef7eb2e8f9f7 472
<> 144:ef7eb2e8f9f7 473 static void uart2_vec(void)
<> 144:ef7eb2e8f9f7 474 {
<> 144:ef7eb2e8f9f7 475 uart_irq(uart2_var.obj);
<> 144:ef7eb2e8f9f7 476 }
<> 144:ef7eb2e8f9f7 477
<> 144:ef7eb2e8f9f7 478 static void uart3_vec(void)
<> 144:ef7eb2e8f9f7 479 {
<> 144:ef7eb2e8f9f7 480 uart_irq(uart3_var.obj);
<> 144:ef7eb2e8f9f7 481 }
<> 144:ef7eb2e8f9f7 482
<> 144:ef7eb2e8f9f7 483 static void uart4_vec(void)
<> 144:ef7eb2e8f9f7 484 {
<> 144:ef7eb2e8f9f7 485 uart_irq(uart4_var.obj);
<> 144:ef7eb2e8f9f7 486 }
<> 144:ef7eb2e8f9f7 487
<> 144:ef7eb2e8f9f7 488 static void uart5_vec(void)
<> 144:ef7eb2e8f9f7 489 {
<> 144:ef7eb2e8f9f7 490 uart_irq(uart5_var.obj);
<> 144:ef7eb2e8f9f7 491 }
<> 144:ef7eb2e8f9f7 492
<> 144:ef7eb2e8f9f7 493 static void uart_irq(serial_t *obj)
<> 144:ef7eb2e8f9f7 494 {
<> 144:ef7eb2e8f9f7 495 UART_T *uart_base = (UART_T *) NU_MODBASE(obj->serial.uart);
<> 144:ef7eb2e8f9f7 496
<> 144:ef7eb2e8f9f7 497 if (uart_base->INTSTS & (UART_INTSTS_RDAINT_Msk | UART_INTSTS_RXTOINT_Msk)) {
<> 144:ef7eb2e8f9f7 498 // Simulate clear of the interrupt flag. Temporarily disable the interrupt here and to be recovered on next read.
<> 144:ef7eb2e8f9f7 499 UART_DISABLE_INT(uart_base, (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 500 if (obj->serial.irq_handler) {
<> 144:ef7eb2e8f9f7 501 ((uart_irq_handler) obj->serial.irq_handler)(obj->serial.irq_id, RxIrq);
<> 144:ef7eb2e8f9f7 502 }
<> 144:ef7eb2e8f9f7 503 }
<> 144:ef7eb2e8f9f7 504
<> 144:ef7eb2e8f9f7 505 if (uart_base->INTSTS & UART_INTSTS_THREINT_Msk) {
<> 144:ef7eb2e8f9f7 506 // Simulate clear of the interrupt flag. Temporarily disable the interrupt here and to be recovered on next write.
<> 144:ef7eb2e8f9f7 507 UART_DISABLE_INT(uart_base, UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 508 if (obj->serial.irq_handler) {
<> 144:ef7eb2e8f9f7 509 ((uart_irq_handler) obj->serial.irq_handler)(obj->serial.irq_id, TxIrq);
<> 144:ef7eb2e8f9f7 510 }
<> 144:ef7eb2e8f9f7 511 }
<> 144:ef7eb2e8f9f7 512
<> 144:ef7eb2e8f9f7 513 // FIXME: Ignore all other interrupt flags. Clear them. Otherwise, program will get stuck in interrupt.
<> 144:ef7eb2e8f9f7 514 uart_base->INTSTS = uart_base->INTSTS;
<> 144:ef7eb2e8f9f7 515 uart_base->FIFOSTS = uart_base->FIFOSTS;
<> 144:ef7eb2e8f9f7 516 }
<> 144:ef7eb2e8f9f7 517
<> 144:ef7eb2e8f9f7 518
<> 144:ef7eb2e8f9f7 519 #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 520 int serial_tx_asynch(serial_t *obj, const void *tx, size_t tx_length, uint8_t tx_width, uint32_t handler, uint32_t event, DMAUsage hint)
<> 144:ef7eb2e8f9f7 521 {
<> 144:ef7eb2e8f9f7 522 // NOTE: tx_width is deprecated. Assume its value is databits ceiled to the nearest number among 8, 16, and 32.
<> 144:ef7eb2e8f9f7 523 tx_width = (obj->serial.databits <= 8) ? 8 : (obj->serial.databits <= 16) ? 16 : 32;
<> 144:ef7eb2e8f9f7 524
<> 144:ef7eb2e8f9f7 525 MBED_ASSERT(tx_width == 8 || tx_width == 16 || tx_width == 32);
<> 144:ef7eb2e8f9f7 526
<> 144:ef7eb2e8f9f7 527 obj->serial.dma_usage_tx = hint;
<> 144:ef7eb2e8f9f7 528 serial_check_dma_usage(&obj->serial.dma_usage_tx, &obj->serial.dma_chn_id_tx);
<> 144:ef7eb2e8f9f7 529
<> 144:ef7eb2e8f9f7 530 // UART IRQ is necessary for both interrupt way and DMA way
<> 144:ef7eb2e8f9f7 531 serial_tx_enable_event(obj, event, 1);
<> 144:ef7eb2e8f9f7 532 serial_tx_buffer_set(obj, tx, tx_length, tx_width);
<> 144:ef7eb2e8f9f7 533 //UART_HAL_DisableTransmitter(obj->serial.address);
<> 144:ef7eb2e8f9f7 534 //UART_HAL_FlushTxFifo(obj->serial.address);
<> 144:ef7eb2e8f9f7 535 //UART_HAL_EnableTransmitter(obj->serial.address);
<> 144:ef7eb2e8f9f7 536
<> 144:ef7eb2e8f9f7 537 int n_word = 0;
<> 144:ef7eb2e8f9f7 538 if (obj->serial.dma_usage_tx == DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 539 // Interrupt way
<> 144:ef7eb2e8f9f7 540 n_word = serial_write_async(obj);
<> 144:ef7eb2e8f9f7 541 serial_tx_enable_interrupt(obj, handler, 1);
<> 144:ef7eb2e8f9f7 542 } else {
<> 144:ef7eb2e8f9f7 543 // DMA way
<> 144:ef7eb2e8f9f7 544 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 545 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 546 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 547
<> 144:ef7eb2e8f9f7 548 PDMA->CHCTL |= 1 << obj->serial.dma_chn_id_tx; // Enable this DMA channel
<> 144:ef7eb2e8f9f7 549 PDMA_SetTransferMode(obj->serial.dma_chn_id_tx,
<> 144:ef7eb2e8f9f7 550 ((struct nu_uart_var *) modinit->var)->pdma_perp_tx, // Peripheral connected to this PDMA
<> 144:ef7eb2e8f9f7 551 0, // Scatter-gather disabled
<> 144:ef7eb2e8f9f7 552 0); // Scatter-gather descriptor address
<> 144:ef7eb2e8f9f7 553 PDMA_SetTransferCnt(obj->serial.dma_chn_id_tx,
<> 144:ef7eb2e8f9f7 554 (tx_width == 8) ? PDMA_WIDTH_8 : (tx_width == 16) ? PDMA_WIDTH_16 : PDMA_WIDTH_32,
<> 144:ef7eb2e8f9f7 555 tx_length);
<> 144:ef7eb2e8f9f7 556 PDMA_SetTransferAddr(obj->serial.dma_chn_id_tx,
<> 144:ef7eb2e8f9f7 557 ((uint32_t) tx) + (tx_width / 8) * tx_length, // NOTE: End of source address
<> 144:ef7eb2e8f9f7 558 PDMA_SAR_INC, // Source address incremental
<> 144:ef7eb2e8f9f7 559 (uint32_t) obj->serial.uart, // Destination address
<> 144:ef7eb2e8f9f7 560 PDMA_DAR_FIX); // Destination address fixed
<> 144:ef7eb2e8f9f7 561 PDMA_SetBurstType(obj->serial.dma_chn_id_tx,
<> 144:ef7eb2e8f9f7 562 PDMA_REQ_SINGLE, // Single mode
<> 144:ef7eb2e8f9f7 563 0); // Burst size
<> 144:ef7eb2e8f9f7 564 PDMA_EnableInt(obj->serial.dma_chn_id_tx,
<> 144:ef7eb2e8f9f7 565 0); // Interrupt type. No use here
<> 144:ef7eb2e8f9f7 566 // Register DMA event handler
<> 144:ef7eb2e8f9f7 567 dma_set_handler(obj->serial.dma_chn_id_tx, (uint32_t) uart_dma_handler_tx, (uint32_t) obj, DMA_EVENT_ALL);
<> 144:ef7eb2e8f9f7 568 serial_tx_enable_interrupt(obj, handler, 1);
<> 144:ef7eb2e8f9f7 569 ((UART_T *) NU_MODBASE(obj->serial.uart))->INTEN |= UART_INTEN_TXPDMAEN_Msk; // Start DMA transfer
<> 144:ef7eb2e8f9f7 570 }
<> 144:ef7eb2e8f9f7 571
<> 144:ef7eb2e8f9f7 572 return n_word;
<> 144:ef7eb2e8f9f7 573 }
<> 144:ef7eb2e8f9f7 574
<> 144:ef7eb2e8f9f7 575 void serial_rx_asynch(serial_t *obj, void *rx, size_t rx_length, uint8_t rx_width, uint32_t handler, uint32_t event, uint8_t char_match, DMAUsage hint)
<> 144:ef7eb2e8f9f7 576 {
<> 144:ef7eb2e8f9f7 577 // NOTE: rx_width is deprecated. Assume its value is databits ceiled to the nearest number among 8, 16, and 32.
<> 144:ef7eb2e8f9f7 578 rx_width = (obj->serial.databits <= 8) ? 8 : (obj->serial.databits <= 16) ? 16 : 32;
<> 144:ef7eb2e8f9f7 579
<> 144:ef7eb2e8f9f7 580 MBED_ASSERT(rx_width == 8 || rx_width == 16 || rx_width == 32);
<> 144:ef7eb2e8f9f7 581
<> 144:ef7eb2e8f9f7 582 obj->serial.dma_usage_rx = hint;
<> 144:ef7eb2e8f9f7 583 serial_check_dma_usage(&obj->serial.dma_usage_rx, &obj->serial.dma_chn_id_rx);
<> 144:ef7eb2e8f9f7 584 // DMA doesn't support char match, so fall back to IRQ if it is requested.
<> 144:ef7eb2e8f9f7 585 if (obj->serial.dma_usage_rx != DMA_USAGE_NEVER &&
<> 144:ef7eb2e8f9f7 586 (event & SERIAL_EVENT_RX_CHARACTER_MATCH) &&
<> 144:ef7eb2e8f9f7 587 char_match != SERIAL_RESERVED_CHAR_MATCH) {
<> 144:ef7eb2e8f9f7 588 obj->serial.dma_usage_rx = DMA_USAGE_NEVER;
<> 144:ef7eb2e8f9f7 589 dma_channel_free(obj->serial.dma_chn_id_rx);
<> 144:ef7eb2e8f9f7 590 obj->serial.dma_chn_id_rx = DMA_ERROR_OUT_OF_CHANNELS;
<> 144:ef7eb2e8f9f7 591 }
<> 144:ef7eb2e8f9f7 592
<> 144:ef7eb2e8f9f7 593 // UART IRQ is necessary for both interrupt way and DMA way
<> 144:ef7eb2e8f9f7 594 serial_rx_enable_event(obj, event, 1);
<> 144:ef7eb2e8f9f7 595 serial_rx_buffer_set(obj, rx, rx_length, rx_width);
<> 144:ef7eb2e8f9f7 596 serial_rx_set_char_match(obj, char_match);
<> 144:ef7eb2e8f9f7 597 //UART_HAL_DisableReceiver(obj->serial.address);
<> 144:ef7eb2e8f9f7 598 //UART_HAL_FlushRxFifo(obj->serial.address);
<> 144:ef7eb2e8f9f7 599 //UART_HAL_EnableReceiver(obj->serial.address);
<> 144:ef7eb2e8f9f7 600
<> 144:ef7eb2e8f9f7 601 if (obj->serial.dma_usage_rx == DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 602 // Interrupt way
<> 144:ef7eb2e8f9f7 603 serial_rx_enable_interrupt(obj, handler, 1);
<> 144:ef7eb2e8f9f7 604 } else {
<> 144:ef7eb2e8f9f7 605 // DMA way
<> 144:ef7eb2e8f9f7 606 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 607 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 608 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 609
<> 144:ef7eb2e8f9f7 610 PDMA->CHCTL |= 1 << obj->serial.dma_chn_id_rx; // Enable this DMA channel
<> 144:ef7eb2e8f9f7 611 PDMA_SetTransferMode(obj->serial.dma_chn_id_rx,
<> 144:ef7eb2e8f9f7 612 ((struct nu_uart_var *) modinit->var)->pdma_perp_rx, // Peripheral connected to this PDMA
<> 144:ef7eb2e8f9f7 613 0, // Scatter-gather disabled
<> 144:ef7eb2e8f9f7 614 0); // Scatter-gather descriptor address
<> 144:ef7eb2e8f9f7 615 PDMA_SetTransferCnt(obj->serial.dma_chn_id_rx,
<> 144:ef7eb2e8f9f7 616 (rx_width == 8) ? PDMA_WIDTH_8 : (rx_width == 16) ? PDMA_WIDTH_16 : PDMA_WIDTH_32,
<> 144:ef7eb2e8f9f7 617 rx_length);
<> 144:ef7eb2e8f9f7 618 PDMA_SetTransferAddr(obj->serial.dma_chn_id_rx,
<> 144:ef7eb2e8f9f7 619 (uint32_t) obj->serial.uart, // Source address
<> 144:ef7eb2e8f9f7 620 PDMA_SAR_FIX, // Source address fixed
<> 144:ef7eb2e8f9f7 621 ((uint32_t) rx) + (rx_width / 8) * rx_length, // NOTE: End of destination address
<> 144:ef7eb2e8f9f7 622 PDMA_DAR_INC); // Destination address incremental
<> 144:ef7eb2e8f9f7 623 PDMA_SetBurstType(obj->serial.dma_chn_id_rx,
<> 144:ef7eb2e8f9f7 624 PDMA_REQ_SINGLE, // Single mode
<> 144:ef7eb2e8f9f7 625 0); // Burst size
<> 144:ef7eb2e8f9f7 626 PDMA_EnableInt(obj->serial.dma_chn_id_rx,
<> 144:ef7eb2e8f9f7 627 0); // Interrupt type. No use here
<> 144:ef7eb2e8f9f7 628 // Register DMA event handler
<> 144:ef7eb2e8f9f7 629 dma_set_handler(obj->serial.dma_chn_id_rx, (uint32_t) uart_dma_handler_rx, (uint32_t) obj, DMA_EVENT_ALL);
<> 144:ef7eb2e8f9f7 630 serial_rx_enable_interrupt(obj, handler, 1);
<> 144:ef7eb2e8f9f7 631 ((UART_T *) NU_MODBASE(obj->serial.uart))->INTEN |= UART_INTEN_RXPDMAEN_Msk; // Start DMA transfer
<> 144:ef7eb2e8f9f7 632 }
<> 144:ef7eb2e8f9f7 633 }
<> 144:ef7eb2e8f9f7 634
<> 144:ef7eb2e8f9f7 635 void serial_tx_abort_asynch(serial_t *obj)
<> 144:ef7eb2e8f9f7 636 {
<> 144:ef7eb2e8f9f7 637 // Flush Tx FIFO. Otherwise, output data may get lost on this change.
<> 144:ef7eb2e8f9f7 638 while (! UART_IS_TX_EMPTY(((UART_T *) obj->serial.uart)));
<> 144:ef7eb2e8f9f7 639
<> 144:ef7eb2e8f9f7 640 if (obj->serial.dma_usage_tx != DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 641 if (obj->serial.dma_chn_id_tx != DMA_ERROR_OUT_OF_CHANNELS) {
<> 144:ef7eb2e8f9f7 642 PDMA_DisableInt(obj->serial.dma_chn_id_tx, 0);
<> 144:ef7eb2e8f9f7 643 // FIXME: Next PDMA transfer will fail with PDMA_STOP() called. Cause is unknown.
<> 144:ef7eb2e8f9f7 644 //PDMA_STOP(obj->serial.dma_chn_id_tx);
<> 144:ef7eb2e8f9f7 645 PDMA->CHCTL &= ~(1 << obj->serial.dma_chn_id_tx);
<> 144:ef7eb2e8f9f7 646 }
<> 144:ef7eb2e8f9f7 647 UART_DISABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_TXPDMAEN_Msk);
<> 144:ef7eb2e8f9f7 648 }
<> 144:ef7eb2e8f9f7 649
<> 144:ef7eb2e8f9f7 650 // Necessary for both interrupt way and DMA way
<> 144:ef7eb2e8f9f7 651 serial_irq_set(obj, TxIrq, 0);
<> 144:ef7eb2e8f9f7 652 // FIXME: more complete abort operation
<> 144:ef7eb2e8f9f7 653 //UART_HAL_DisableTransmitter(obj->serial.serial.address);
<> 144:ef7eb2e8f9f7 654 //UART_HAL_FlushTxFifo(obj->serial.serial.address);
<> 144:ef7eb2e8f9f7 655 }
<> 144:ef7eb2e8f9f7 656
<> 144:ef7eb2e8f9f7 657 void serial_rx_abort_asynch(serial_t *obj)
<> 144:ef7eb2e8f9f7 658 {
<> 144:ef7eb2e8f9f7 659 if (obj->serial.dma_usage_rx != DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 660 if (obj->serial.dma_chn_id_rx != DMA_ERROR_OUT_OF_CHANNELS) {
<> 144:ef7eb2e8f9f7 661 PDMA_DisableInt(obj->serial.dma_chn_id_rx, 0);
<> 144:ef7eb2e8f9f7 662 // FIXME: Next PDMA transfer will fail with PDMA_STOP() called. Cause is unknown.
<> 144:ef7eb2e8f9f7 663 //PDMA_STOP(obj->serial.dma_chn_id_rx);
<> 144:ef7eb2e8f9f7 664 PDMA->CHCTL &= ~(1 << obj->serial.dma_chn_id_rx);
<> 144:ef7eb2e8f9f7 665 }
<> 144:ef7eb2e8f9f7 666 UART_DISABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_RXPDMAEN_Msk);
<> 144:ef7eb2e8f9f7 667 }
<> 144:ef7eb2e8f9f7 668
<> 144:ef7eb2e8f9f7 669 // Necessary for both interrupt way and DMA way
<> 144:ef7eb2e8f9f7 670 serial_irq_set(obj, RxIrq, 0);
<> 144:ef7eb2e8f9f7 671 // FIXME: more complete abort operation
<> 144:ef7eb2e8f9f7 672 //UART_HAL_DisableReceiver(obj->serial.serial.address);
<> 144:ef7eb2e8f9f7 673 //UART_HAL_FlushRxFifo(obj->serial.serial.address);
<> 144:ef7eb2e8f9f7 674 }
<> 144:ef7eb2e8f9f7 675
<> 144:ef7eb2e8f9f7 676 uint8_t serial_tx_active(serial_t *obj)
<> 144:ef7eb2e8f9f7 677 {
<> 144:ef7eb2e8f9f7 678 return serial_is_irq_en(obj, TxIrq);
<> 144:ef7eb2e8f9f7 679 }
<> 144:ef7eb2e8f9f7 680
<> 144:ef7eb2e8f9f7 681 uint8_t serial_rx_active(serial_t *obj)
<> 144:ef7eb2e8f9f7 682 {
<> 144:ef7eb2e8f9f7 683 return serial_is_irq_en(obj, RxIrq);
<> 144:ef7eb2e8f9f7 684 }
<> 144:ef7eb2e8f9f7 685
<> 144:ef7eb2e8f9f7 686 int serial_irq_handler_asynch(serial_t *obj)
<> 144:ef7eb2e8f9f7 687 {
<> 144:ef7eb2e8f9f7 688 int event_rx = 0;
<> 144:ef7eb2e8f9f7 689 int event_tx = 0;
<> 144:ef7eb2e8f9f7 690
<> 151:5eaa88a5bcc7 691 // Necessary for both interrupt way and DMA way
<> 144:ef7eb2e8f9f7 692 if (serial_is_irq_en(obj, RxIrq)) {
<> 144:ef7eb2e8f9f7 693 event_rx = serial_rx_event_check(obj);
<> 144:ef7eb2e8f9f7 694 if (event_rx) {
<> 144:ef7eb2e8f9f7 695 serial_rx_abort_asynch(obj);
<> 144:ef7eb2e8f9f7 696 }
<> 144:ef7eb2e8f9f7 697 }
<> 144:ef7eb2e8f9f7 698
<> 144:ef7eb2e8f9f7 699 if (serial_is_irq_en(obj, TxIrq)) {
<> 144:ef7eb2e8f9f7 700 event_tx = serial_tx_event_check(obj);
<> 144:ef7eb2e8f9f7 701 if (event_tx) {
<> 144:ef7eb2e8f9f7 702 serial_tx_abort_asynch(obj);
<> 144:ef7eb2e8f9f7 703 }
<> 144:ef7eb2e8f9f7 704 }
<> 144:ef7eb2e8f9f7 705
<> 144:ef7eb2e8f9f7 706 return (obj->serial.event & (event_rx | event_tx));
<> 144:ef7eb2e8f9f7 707 }
<> 144:ef7eb2e8f9f7 708
<> 144:ef7eb2e8f9f7 709 int serial_allow_powerdown(void)
<> 144:ef7eb2e8f9f7 710 {
<> 144:ef7eb2e8f9f7 711 uint32_t modinit_mask = uart_modinit_mask;
<> 144:ef7eb2e8f9f7 712 while (modinit_mask) {
<> 144:ef7eb2e8f9f7 713 int uart_idx = nu_ctz(modinit_mask);
<> 144:ef7eb2e8f9f7 714 const struct nu_modinit_s *modinit = uart_modinit_tab + uart_idx;
<> 144:ef7eb2e8f9f7 715 if (modinit->modname != NC) {
<> 144:ef7eb2e8f9f7 716 UART_T *uart_base = (UART_T *) NU_MODBASE(modinit->modname);
<> 144:ef7eb2e8f9f7 717 // Disallow entering power-down mode if Tx FIFO has data to flush
<> 144:ef7eb2e8f9f7 718 if (! UART_IS_TX_EMPTY((uart_base))) {
<> 144:ef7eb2e8f9f7 719 return 0;
<> 144:ef7eb2e8f9f7 720 }
<> 144:ef7eb2e8f9f7 721 // Disallow entering power-down mode if async Rx transfer (not PDMA) is on-going
<> 144:ef7eb2e8f9f7 722 if (uart_base->INTEN & (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk)) {
<> 144:ef7eb2e8f9f7 723 return 0;
<> 144:ef7eb2e8f9f7 724 }
<> 144:ef7eb2e8f9f7 725 // Disallow entering power-down mode if async Rx transfer (PDMA) is on-going
<> 144:ef7eb2e8f9f7 726 if (uart_base->INTEN & UART_INTEN_RXPDMAEN_Msk) {
<> 144:ef7eb2e8f9f7 727 return 0;
<> 144:ef7eb2e8f9f7 728 }
<> 144:ef7eb2e8f9f7 729 }
<> 144:ef7eb2e8f9f7 730 modinit_mask &= ~(1 << uart_idx);
<> 144:ef7eb2e8f9f7 731 }
<> 144:ef7eb2e8f9f7 732
<> 144:ef7eb2e8f9f7 733 return 1;
<> 144:ef7eb2e8f9f7 734 }
<> 144:ef7eb2e8f9f7 735
<> 144:ef7eb2e8f9f7 736 static void uart0_vec_async(void)
<> 144:ef7eb2e8f9f7 737 {
<> 144:ef7eb2e8f9f7 738 uart_irq_async(uart0_var.obj);
<> 144:ef7eb2e8f9f7 739 }
<> 144:ef7eb2e8f9f7 740
<> 144:ef7eb2e8f9f7 741 static void uart1_vec_async(void)
<> 144:ef7eb2e8f9f7 742 {
<> 144:ef7eb2e8f9f7 743 uart_irq_async(uart1_var.obj);
<> 144:ef7eb2e8f9f7 744 }
<> 144:ef7eb2e8f9f7 745
<> 144:ef7eb2e8f9f7 746 static void uart2_vec_async(void)
<> 144:ef7eb2e8f9f7 747 {
<> 144:ef7eb2e8f9f7 748 uart_irq_async(uart2_var.obj);
<> 144:ef7eb2e8f9f7 749 }
<> 144:ef7eb2e8f9f7 750
<> 144:ef7eb2e8f9f7 751 static void uart3_vec_async(void)
<> 144:ef7eb2e8f9f7 752 {
<> 144:ef7eb2e8f9f7 753 uart_irq_async(uart3_var.obj);
<> 144:ef7eb2e8f9f7 754 }
<> 144:ef7eb2e8f9f7 755
<> 144:ef7eb2e8f9f7 756 static void uart4_vec_async(void)
<> 144:ef7eb2e8f9f7 757 {
<> 144:ef7eb2e8f9f7 758 uart_irq_async(uart4_var.obj);
<> 144:ef7eb2e8f9f7 759 }
<> 144:ef7eb2e8f9f7 760
<> 144:ef7eb2e8f9f7 761 static void uart5_vec_async(void)
<> 144:ef7eb2e8f9f7 762 {
<> 144:ef7eb2e8f9f7 763 uart_irq_async(uart5_var.obj);
<> 144:ef7eb2e8f9f7 764 }
<> 144:ef7eb2e8f9f7 765
<> 144:ef7eb2e8f9f7 766 static void uart_irq_async(serial_t *obj)
<> 144:ef7eb2e8f9f7 767 {
<> 144:ef7eb2e8f9f7 768 if (serial_is_irq_en(obj, RxIrq)) {
<> 144:ef7eb2e8f9f7 769 (*obj->serial.irq_handler_rx_async)();
<> 144:ef7eb2e8f9f7 770 }
<> 144:ef7eb2e8f9f7 771 if (serial_is_irq_en(obj, TxIrq)) {
<> 144:ef7eb2e8f9f7 772 (*obj->serial.irq_handler_tx_async)();
<> 144:ef7eb2e8f9f7 773 }
<> 144:ef7eb2e8f9f7 774 }
<> 144:ef7eb2e8f9f7 775
<> 144:ef7eb2e8f9f7 776 static void serial_rx_set_char_match(serial_t *obj, uint8_t char_match)
<> 144:ef7eb2e8f9f7 777 {
<> 144:ef7eb2e8f9f7 778 obj->char_match = char_match;
<> 144:ef7eb2e8f9f7 779 obj->char_found = 0;
<> 144:ef7eb2e8f9f7 780 }
<> 144:ef7eb2e8f9f7 781
<> 144:ef7eb2e8f9f7 782 static void serial_tx_enable_event(serial_t *obj, int event, uint8_t enable)
<> 144:ef7eb2e8f9f7 783 {
<> 144:ef7eb2e8f9f7 784 obj->serial.event &= ~SERIAL_EVENT_TX_MASK;
<> 144:ef7eb2e8f9f7 785 obj->serial.event |= (event & SERIAL_EVENT_TX_MASK);
<> 144:ef7eb2e8f9f7 786
<> 144:ef7eb2e8f9f7 787 //if (event & SERIAL_EVENT_TX_COMPLETE) {
<> 144:ef7eb2e8f9f7 788 //}
<> 144:ef7eb2e8f9f7 789 }
<> 144:ef7eb2e8f9f7 790
<> 144:ef7eb2e8f9f7 791 static void serial_rx_enable_event(serial_t *obj, int event, uint8_t enable)
<> 144:ef7eb2e8f9f7 792 {
<> 144:ef7eb2e8f9f7 793 obj->serial.event &= ~SERIAL_EVENT_RX_MASK;
<> 144:ef7eb2e8f9f7 794 obj->serial.event |= (event & SERIAL_EVENT_RX_MASK);
<> 144:ef7eb2e8f9f7 795
<> 144:ef7eb2e8f9f7 796 //if (event & SERIAL_EVENT_RX_COMPLETE) {
<> 144:ef7eb2e8f9f7 797 //}
<> 144:ef7eb2e8f9f7 798 //if (event & SERIAL_EVENT_RX_OVERRUN_ERROR) {
<> 144:ef7eb2e8f9f7 799 //}
<> 144:ef7eb2e8f9f7 800 if (event & SERIAL_EVENT_RX_FRAMING_ERROR) {
<> 144:ef7eb2e8f9f7 801 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_RLSIEN_Msk);
<> 144:ef7eb2e8f9f7 802 }
<> 144:ef7eb2e8f9f7 803 if (event & SERIAL_EVENT_RX_PARITY_ERROR) {
<> 144:ef7eb2e8f9f7 804 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_RLSIEN_Msk);
<> 144:ef7eb2e8f9f7 805 }
<> 144:ef7eb2e8f9f7 806 if (event & SERIAL_EVENT_RX_OVERFLOW) {
<> 144:ef7eb2e8f9f7 807 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_BUFERRIEN_Msk);
<> 144:ef7eb2e8f9f7 808 }
<> 144:ef7eb2e8f9f7 809 //if (event & SERIAL_EVENT_RX_CHARACTER_MATCH) {
<> 144:ef7eb2e8f9f7 810 //}
<> 144:ef7eb2e8f9f7 811 }
<> 144:ef7eb2e8f9f7 812
<> 144:ef7eb2e8f9f7 813 static int serial_is_tx_complete(serial_t *obj)
<> 144:ef7eb2e8f9f7 814 {
<> 144:ef7eb2e8f9f7 815 // NOTE: Exclude tx fifo empty check due to no such interrupt on DMA way
<> 144:ef7eb2e8f9f7 816 //return (obj->tx_buff.pos == obj->tx_buff.length) && UART_GET_TX_EMPTY(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 817 // FIXME: Premature abort???
<> 144:ef7eb2e8f9f7 818 return (obj->tx_buff.pos == obj->tx_buff.length);
<> 144:ef7eb2e8f9f7 819 }
<> 144:ef7eb2e8f9f7 820
<> 144:ef7eb2e8f9f7 821 static int serial_is_rx_complete(serial_t *obj)
<> 144:ef7eb2e8f9f7 822 {
<> 144:ef7eb2e8f9f7 823 //return (obj->rx_buff.pos == obj->rx_buff.length) && UART_GET_RX_EMPTY(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 824 return (obj->rx_buff.pos == obj->rx_buff.length);
<> 144:ef7eb2e8f9f7 825 }
<> 144:ef7eb2e8f9f7 826
<> 144:ef7eb2e8f9f7 827 static uint32_t serial_tx_event_check(serial_t *obj)
<> 144:ef7eb2e8f9f7 828 {
<> 144:ef7eb2e8f9f7 829 UART_T *uart_base = (UART_T *) NU_MODBASE(obj->serial.uart);
<> 144:ef7eb2e8f9f7 830
<> 144:ef7eb2e8f9f7 831 if (uart_base->INTSTS & UART_INTSTS_THREINT_Msk) {
<> 144:ef7eb2e8f9f7 832 // Simulate clear of the interrupt flag. Temporarily disable the interrupt here and to be recovered on next write.
<> 144:ef7eb2e8f9f7 833 UART_DISABLE_INT(uart_base, UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 834 }
<> 144:ef7eb2e8f9f7 835
<> 144:ef7eb2e8f9f7 836 uint32_t event = 0;
<> 144:ef7eb2e8f9f7 837
<> 144:ef7eb2e8f9f7 838 if (obj->serial.dma_usage_tx == DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 839 serial_write_async(obj);
<> 144:ef7eb2e8f9f7 840 }
<> 144:ef7eb2e8f9f7 841
<> 144:ef7eb2e8f9f7 842 if (serial_is_tx_complete(obj)) {
<> 144:ef7eb2e8f9f7 843 event |= SERIAL_EVENT_TX_COMPLETE;
<> 144:ef7eb2e8f9f7 844 }
<> 144:ef7eb2e8f9f7 845
<> 144:ef7eb2e8f9f7 846 return event;
<> 144:ef7eb2e8f9f7 847 }
<> 144:ef7eb2e8f9f7 848
<> 144:ef7eb2e8f9f7 849 static uint32_t serial_rx_event_check(serial_t *obj)
<> 144:ef7eb2e8f9f7 850 {
<> 144:ef7eb2e8f9f7 851 UART_T *uart_base = (UART_T *) NU_MODBASE(obj->serial.uart);
<> 144:ef7eb2e8f9f7 852
<> 144:ef7eb2e8f9f7 853 if (uart_base->INTSTS & (UART_INTSTS_RDAINT_Msk | UART_INTSTS_RXTOINT_Msk)) {
<> 144:ef7eb2e8f9f7 854 // Simulate clear of the interrupt flag. Temporarily disable the interrupt here and to be recovered on next read.
<> 144:ef7eb2e8f9f7 855 UART_DISABLE_INT(uart_base, (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 856 }
<> 144:ef7eb2e8f9f7 857
<> 144:ef7eb2e8f9f7 858 uint32_t event = 0;
<> 144:ef7eb2e8f9f7 859
<> 144:ef7eb2e8f9f7 860 if (uart_base->FIFOSTS & UART_FIFOSTS_BIF_Msk) {
<> 144:ef7eb2e8f9f7 861 uart_base->FIFOSTS = UART_FIFOSTS_BIF_Msk;
<> 144:ef7eb2e8f9f7 862 }
<> 144:ef7eb2e8f9f7 863 if (uart_base->FIFOSTS & UART_FIFOSTS_FEF_Msk) {
<> 144:ef7eb2e8f9f7 864 uart_base->FIFOSTS = UART_FIFOSTS_FEF_Msk;
<> 144:ef7eb2e8f9f7 865 event |= SERIAL_EVENT_RX_FRAMING_ERROR;
<> 144:ef7eb2e8f9f7 866 }
<> 144:ef7eb2e8f9f7 867 if (uart_base->FIFOSTS & UART_FIFOSTS_PEF_Msk) {
<> 144:ef7eb2e8f9f7 868 uart_base->FIFOSTS = UART_FIFOSTS_PEF_Msk;
<> 144:ef7eb2e8f9f7 869 event |= SERIAL_EVENT_RX_PARITY_ERROR;
<> 144:ef7eb2e8f9f7 870 }
<> 144:ef7eb2e8f9f7 871
<> 144:ef7eb2e8f9f7 872 if (uart_base->FIFOSTS & UART_FIFOSTS_RXOVIF_Msk) {
<> 144:ef7eb2e8f9f7 873 uart_base->FIFOSTS = UART_FIFOSTS_RXOVIF_Msk;
<> 144:ef7eb2e8f9f7 874 event |= SERIAL_EVENT_RX_OVERFLOW;
<> 144:ef7eb2e8f9f7 875 }
<> 144:ef7eb2e8f9f7 876
<> 144:ef7eb2e8f9f7 877 if (obj->serial.dma_usage_rx == DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 878 serial_read_async(obj);
<> 144:ef7eb2e8f9f7 879 }
<> 144:ef7eb2e8f9f7 880
<> 144:ef7eb2e8f9f7 881 if (serial_is_rx_complete(obj)) {
<> 144:ef7eb2e8f9f7 882 event |= SERIAL_EVENT_RX_COMPLETE;
<> 144:ef7eb2e8f9f7 883 }
<> 144:ef7eb2e8f9f7 884 if ((obj->char_match != SERIAL_RESERVED_CHAR_MATCH) && obj->char_found) {
<> 144:ef7eb2e8f9f7 885 event |= SERIAL_EVENT_RX_CHARACTER_MATCH;
<> 144:ef7eb2e8f9f7 886 // FIXME: Timing to reset char_found?
<> 144:ef7eb2e8f9f7 887 //obj->char_found = 0;
<> 144:ef7eb2e8f9f7 888 }
<> 144:ef7eb2e8f9f7 889
<> 144:ef7eb2e8f9f7 890 return event;
<> 144:ef7eb2e8f9f7 891 }
<> 144:ef7eb2e8f9f7 892
<> 144:ef7eb2e8f9f7 893 static void uart_dma_handler_tx(uint32_t id, uint32_t event_dma)
<> 144:ef7eb2e8f9f7 894 {
<> 144:ef7eb2e8f9f7 895 serial_t *obj = (serial_t *) id;
<> 144:ef7eb2e8f9f7 896
<> 144:ef7eb2e8f9f7 897 // FIXME: Pass this error to caller
<> 144:ef7eb2e8f9f7 898 if (event_dma & DMA_EVENT_ABORT) {
<> 144:ef7eb2e8f9f7 899 }
<> 144:ef7eb2e8f9f7 900 // Expect UART IRQ will catch this transfer done event
<> 144:ef7eb2e8f9f7 901 if (event_dma & DMA_EVENT_TRANSFER_DONE) {
<> 144:ef7eb2e8f9f7 902 obj->tx_buff.pos = obj->tx_buff.length;
<> 144:ef7eb2e8f9f7 903 }
<> 144:ef7eb2e8f9f7 904 // FIXME: Pass this error to caller
<> 144:ef7eb2e8f9f7 905 if (event_dma & DMA_EVENT_TIMEOUT) {
<> 144:ef7eb2e8f9f7 906 }
<> 144:ef7eb2e8f9f7 907
<> 144:ef7eb2e8f9f7 908 uart_irq_async(obj);
<> 144:ef7eb2e8f9f7 909 }
<> 144:ef7eb2e8f9f7 910
<> 144:ef7eb2e8f9f7 911 static void uart_dma_handler_rx(uint32_t id, uint32_t event_dma)
<> 144:ef7eb2e8f9f7 912 {
<> 144:ef7eb2e8f9f7 913 serial_t *obj = (serial_t *) id;
<> 144:ef7eb2e8f9f7 914
<> 144:ef7eb2e8f9f7 915 // FIXME: Pass this error to caller
<> 144:ef7eb2e8f9f7 916 if (event_dma & DMA_EVENT_ABORT) {
<> 144:ef7eb2e8f9f7 917 }
<> 144:ef7eb2e8f9f7 918 // Expect UART IRQ will catch this transfer done event
<> 144:ef7eb2e8f9f7 919 if (event_dma & DMA_EVENT_TRANSFER_DONE) {
<> 144:ef7eb2e8f9f7 920 obj->rx_buff.pos = obj->rx_buff.length;
<> 144:ef7eb2e8f9f7 921 }
<> 144:ef7eb2e8f9f7 922 // FIXME: Pass this error to caller
<> 144:ef7eb2e8f9f7 923 if (event_dma & DMA_EVENT_TIMEOUT) {
<> 144:ef7eb2e8f9f7 924 }
<> 144:ef7eb2e8f9f7 925
<> 144:ef7eb2e8f9f7 926 uart_irq_async(obj);
<> 144:ef7eb2e8f9f7 927 }
<> 144:ef7eb2e8f9f7 928
<> 144:ef7eb2e8f9f7 929 static int serial_write_async(serial_t *obj)
<> 144:ef7eb2e8f9f7 930 {
<> 144:ef7eb2e8f9f7 931 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 932 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 933 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 934
<> 144:ef7eb2e8f9f7 935 UART_T *uart_base = (UART_T *) NU_MODBASE(obj->serial.uart);
<> 144:ef7eb2e8f9f7 936
<> 144:ef7eb2e8f9f7 937 uint32_t tx_fifo_max = ((struct nu_uart_var *) modinit->var)->fifo_size_tx;
<> 144:ef7eb2e8f9f7 938 uint32_t tx_fifo_busy = (uart_base->FIFOSTS & UART_FIFOSTS_TXPTR_Msk) >> UART_FIFOSTS_TXPTR_Pos;
<> 144:ef7eb2e8f9f7 939 if (uart_base->FIFOSTS & UART_FIFOSTS_TXFULL_Msk) {
<> 144:ef7eb2e8f9f7 940 tx_fifo_busy = tx_fifo_max;
<> 144:ef7eb2e8f9f7 941 }
<> 144:ef7eb2e8f9f7 942 uint32_t tx_fifo_free = tx_fifo_max - tx_fifo_busy;
<> 144:ef7eb2e8f9f7 943 if (tx_fifo_free == 0) {
<> 144:ef7eb2e8f9f7 944 // Simulate clear of the interrupt flag
<> 144:ef7eb2e8f9f7 945 if (obj->serial.inten_msk & UART_INTEN_THREIEN_Msk) {
<> 144:ef7eb2e8f9f7 946 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 947 }
<> 144:ef7eb2e8f9f7 948 return 0;
<> 144:ef7eb2e8f9f7 949 }
<> 144:ef7eb2e8f9f7 950
<> 144:ef7eb2e8f9f7 951 uint32_t bytes_per_word = obj->tx_buff.width / 8;
<> 144:ef7eb2e8f9f7 952
<> 144:ef7eb2e8f9f7 953 uint8_t *tx = (uint8_t *)(obj->tx_buff.buffer) + bytes_per_word * obj->tx_buff.pos;
<> 144:ef7eb2e8f9f7 954 int n_words = 0;
<> 144:ef7eb2e8f9f7 955 while (obj->tx_buff.pos < obj->tx_buff.length && tx_fifo_free >= bytes_per_word) {
<> 144:ef7eb2e8f9f7 956 switch (bytes_per_word) {
<> 144:ef7eb2e8f9f7 957 case 4:
<> 144:ef7eb2e8f9f7 958 UART_WRITE(((UART_T *) NU_MODBASE(obj->serial.uart)), *tx ++);
<> 144:ef7eb2e8f9f7 959 UART_WRITE(((UART_T *) NU_MODBASE(obj->serial.uart)), *tx ++);
<> 144:ef7eb2e8f9f7 960 case 2:
<> 144:ef7eb2e8f9f7 961 UART_WRITE(((UART_T *) NU_MODBASE(obj->serial.uart)), *tx ++);
<> 144:ef7eb2e8f9f7 962 case 1:
<> 144:ef7eb2e8f9f7 963 UART_WRITE(((UART_T *) NU_MODBASE(obj->serial.uart)), *tx ++);
<> 144:ef7eb2e8f9f7 964 }
<> 144:ef7eb2e8f9f7 965
<> 144:ef7eb2e8f9f7 966 n_words ++;
<> 144:ef7eb2e8f9f7 967 tx_fifo_free -= bytes_per_word;
<> 144:ef7eb2e8f9f7 968 obj->tx_buff.pos ++;
<> 144:ef7eb2e8f9f7 969 }
<> 144:ef7eb2e8f9f7 970
<> 144:ef7eb2e8f9f7 971 if (n_words) {
<> 144:ef7eb2e8f9f7 972 // Simulate clear of the interrupt flag
<> 144:ef7eb2e8f9f7 973 if (obj->serial.inten_msk & UART_INTEN_THREIEN_Msk) {
<> 144:ef7eb2e8f9f7 974 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), UART_INTEN_THREIEN_Msk);
<> 144:ef7eb2e8f9f7 975 }
<> 144:ef7eb2e8f9f7 976 }
<> 144:ef7eb2e8f9f7 977
<> 144:ef7eb2e8f9f7 978 return n_words;
<> 144:ef7eb2e8f9f7 979 }
<> 144:ef7eb2e8f9f7 980
<> 144:ef7eb2e8f9f7 981 static int serial_read_async(serial_t *obj)
<> 144:ef7eb2e8f9f7 982 {
<> 144:ef7eb2e8f9f7 983 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 984 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 985 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 986
<> 144:ef7eb2e8f9f7 987 uint32_t rx_fifo_busy = (((UART_T *) NU_MODBASE(obj->serial.uart))->FIFOSTS & UART_FIFOSTS_RXPTR_Msk) >> UART_FIFOSTS_RXPTR_Pos;
<> 144:ef7eb2e8f9f7 988 //uint32_t rx_fifo_free = ((struct nu_uart_var *) modinit->var)->fifo_size_rx - rx_fifo_busy;
<> 144:ef7eb2e8f9f7 989 //if (rx_fifo_free == 0) {
<> 144:ef7eb2e8f9f7 990 // return 0;
<> 144:ef7eb2e8f9f7 991 //}
<> 144:ef7eb2e8f9f7 992
<> 144:ef7eb2e8f9f7 993 uint32_t bytes_per_word = obj->rx_buff.width / 8;
<> 144:ef7eb2e8f9f7 994
<> 144:ef7eb2e8f9f7 995 uint8_t *rx = (uint8_t *)(obj->rx_buff.buffer) + bytes_per_word * obj->rx_buff.pos;
<> 144:ef7eb2e8f9f7 996 int n_words = 0;
<> 144:ef7eb2e8f9f7 997 while (obj->rx_buff.pos < obj->rx_buff.length && rx_fifo_busy >= bytes_per_word) {
<> 144:ef7eb2e8f9f7 998 switch (bytes_per_word) {
<> 144:ef7eb2e8f9f7 999 case 4:
<> 144:ef7eb2e8f9f7 1000 *rx ++ = UART_READ(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 1001 *rx ++ = UART_READ(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 1002 case 2:
<> 144:ef7eb2e8f9f7 1003 *rx ++ = UART_READ(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 1004 case 1:
<> 144:ef7eb2e8f9f7 1005 *rx ++ = UART_READ(((UART_T *) NU_MODBASE(obj->serial.uart)));
<> 144:ef7eb2e8f9f7 1006 }
<> 144:ef7eb2e8f9f7 1007
<> 144:ef7eb2e8f9f7 1008 n_words ++;
<> 144:ef7eb2e8f9f7 1009 rx_fifo_busy -= bytes_per_word;
<> 144:ef7eb2e8f9f7 1010 obj->rx_buff.pos ++;
<> 144:ef7eb2e8f9f7 1011
<> 144:ef7eb2e8f9f7 1012 if ((obj->serial.event & SERIAL_EVENT_RX_CHARACTER_MATCH) &&
<> 144:ef7eb2e8f9f7 1013 obj->char_match != SERIAL_RESERVED_CHAR_MATCH) {
<> 144:ef7eb2e8f9f7 1014 uint8_t *rx_cmp = rx;
<> 144:ef7eb2e8f9f7 1015 switch (bytes_per_word) {
<> 144:ef7eb2e8f9f7 1016 case 4:
<> 144:ef7eb2e8f9f7 1017 rx_cmp -= 2;
<> 144:ef7eb2e8f9f7 1018 case 2:
<> 144:ef7eb2e8f9f7 1019 rx_cmp --;
<> 144:ef7eb2e8f9f7 1020 case 1:
<> 144:ef7eb2e8f9f7 1021 rx_cmp --;
<> 144:ef7eb2e8f9f7 1022 }
<> 144:ef7eb2e8f9f7 1023 if (*rx_cmp == obj->char_match) {
<> 144:ef7eb2e8f9f7 1024 obj->char_found = 1;
<> 144:ef7eb2e8f9f7 1025 break;
<> 144:ef7eb2e8f9f7 1026 }
<> 144:ef7eb2e8f9f7 1027 }
<> 144:ef7eb2e8f9f7 1028 }
<> 144:ef7eb2e8f9f7 1029
<> 144:ef7eb2e8f9f7 1030 if (n_words) {
<> 144:ef7eb2e8f9f7 1031 // Simulate clear of the interrupt flag
<> 144:ef7eb2e8f9f7 1032 if (obj->serial.inten_msk & (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk)) {
<> 144:ef7eb2e8f9f7 1033 UART_ENABLE_INT(((UART_T *) NU_MODBASE(obj->serial.uart)), (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk));
<> 144:ef7eb2e8f9f7 1034 }
<> 144:ef7eb2e8f9f7 1035 }
<> 144:ef7eb2e8f9f7 1036
<> 144:ef7eb2e8f9f7 1037 return n_words;
<> 144:ef7eb2e8f9f7 1038 }
<> 144:ef7eb2e8f9f7 1039
<> 144:ef7eb2e8f9f7 1040 static void serial_tx_buffer_set(serial_t *obj, const void *tx, size_t length, uint8_t width)
<> 144:ef7eb2e8f9f7 1041 {
<> 144:ef7eb2e8f9f7 1042 obj->tx_buff.buffer = (void *) tx;
<> 144:ef7eb2e8f9f7 1043 obj->tx_buff.length = length;
<> 144:ef7eb2e8f9f7 1044 obj->tx_buff.pos = 0;
<> 144:ef7eb2e8f9f7 1045 obj->tx_buff.width = width;
<> 144:ef7eb2e8f9f7 1046 }
<> 144:ef7eb2e8f9f7 1047
<> 144:ef7eb2e8f9f7 1048 static void serial_rx_buffer_set(serial_t *obj, void *rx, size_t length, uint8_t width)
<> 144:ef7eb2e8f9f7 1049 {
<> 144:ef7eb2e8f9f7 1050 obj->rx_buff.buffer = rx;
<> 144:ef7eb2e8f9f7 1051 obj->rx_buff.length = length;
<> 144:ef7eb2e8f9f7 1052 obj->rx_buff.pos = 0;
<> 144:ef7eb2e8f9f7 1053 obj->rx_buff.width = width;
<> 144:ef7eb2e8f9f7 1054 }
<> 144:ef7eb2e8f9f7 1055
<> 144:ef7eb2e8f9f7 1056 static void serial_tx_enable_interrupt(serial_t *obj, uint32_t handler, uint8_t enable)
<> 144:ef7eb2e8f9f7 1057 {
<> 144:ef7eb2e8f9f7 1058 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 1059 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 1060 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 1061
<> 144:ef7eb2e8f9f7 1062 // Necessary for both interrupt way and DMA way
<> 151:5eaa88a5bcc7 1063 struct nu_uart_var *var = (struct nu_uart_var *) modinit->var;
<> 144:ef7eb2e8f9f7 1064 // With our own async vector, tx/rx handlers can be different.
<> 151:5eaa88a5bcc7 1065 obj->serial.vec = var->vec_async;
<> 144:ef7eb2e8f9f7 1066 obj->serial.irq_handler_tx_async = (void (*)(void)) handler;
<> 144:ef7eb2e8f9f7 1067 serial_irq_set(obj, TxIrq, enable);
<> 144:ef7eb2e8f9f7 1068 }
<> 144:ef7eb2e8f9f7 1069
<> 144:ef7eb2e8f9f7 1070 static void serial_rx_enable_interrupt(serial_t *obj, uint32_t handler, uint8_t enable)
<> 144:ef7eb2e8f9f7 1071 {
<> 144:ef7eb2e8f9f7 1072 const struct nu_modinit_s *modinit = get_modinit(obj->serial.uart, uart_modinit_tab);
<> 144:ef7eb2e8f9f7 1073 MBED_ASSERT(modinit != NULL);
<> 144:ef7eb2e8f9f7 1074 MBED_ASSERT(modinit->modname == obj->serial.uart);
<> 144:ef7eb2e8f9f7 1075
<> 144:ef7eb2e8f9f7 1076 // Necessary for both interrupt way and DMA way
<> 151:5eaa88a5bcc7 1077 struct nu_uart_var *var = (struct nu_uart_var *) modinit->var;
<> 144:ef7eb2e8f9f7 1078 // With our own async vector, tx/rx handlers can be different.
<> 151:5eaa88a5bcc7 1079 obj->serial.vec = var->vec_async;
<> 144:ef7eb2e8f9f7 1080 obj->serial.irq_handler_rx_async = (void (*) (void)) handler;
<> 144:ef7eb2e8f9f7 1081 serial_irq_set(obj, RxIrq, enable);
<> 144:ef7eb2e8f9f7 1082 }
<> 144:ef7eb2e8f9f7 1083
<> 144:ef7eb2e8f9f7 1084 static void serial_check_dma_usage(DMAUsage *dma_usage, int *dma_ch)
<> 144:ef7eb2e8f9f7 1085 {
<> 144:ef7eb2e8f9f7 1086 if (*dma_usage != DMA_USAGE_NEVER) {
<> 144:ef7eb2e8f9f7 1087 if (*dma_ch == DMA_ERROR_OUT_OF_CHANNELS) {
<> 144:ef7eb2e8f9f7 1088 *dma_ch = dma_channel_allocate(DMA_CAP_NONE);
<> 144:ef7eb2e8f9f7 1089 }
<> 144:ef7eb2e8f9f7 1090 if (*dma_ch == DMA_ERROR_OUT_OF_CHANNELS) {
<> 144:ef7eb2e8f9f7 1091 *dma_usage = DMA_USAGE_NEVER;
<> 144:ef7eb2e8f9f7 1092 }
<> 144:ef7eb2e8f9f7 1093 }
<> 144:ef7eb2e8f9f7 1094 else {
<> 144:ef7eb2e8f9f7 1095 dma_channel_free(*dma_ch);
<> 144:ef7eb2e8f9f7 1096 *dma_ch = DMA_ERROR_OUT_OF_CHANNELS;
<> 144:ef7eb2e8f9f7 1097 }
<> 144:ef7eb2e8f9f7 1098 }
<> 144:ef7eb2e8f9f7 1099
<> 144:ef7eb2e8f9f7 1100 static int serial_is_irq_en(serial_t *obj, SerialIrq irq)
<> 144:ef7eb2e8f9f7 1101 {
<> 144:ef7eb2e8f9f7 1102 int inten_msk = 0;
<> 144:ef7eb2e8f9f7 1103
<> 144:ef7eb2e8f9f7 1104 switch (irq) {
<> 144:ef7eb2e8f9f7 1105 case RxIrq:
<> 144:ef7eb2e8f9f7 1106 inten_msk = obj->serial.inten_msk & (UART_INTEN_RDAIEN_Msk | UART_INTEN_RXTOIEN_Msk);
<> 144:ef7eb2e8f9f7 1107 break;
<> 144:ef7eb2e8f9f7 1108 case TxIrq:
<> 144:ef7eb2e8f9f7 1109 inten_msk = obj->serial.inten_msk & UART_INTEN_THREIEN_Msk;
<> 144:ef7eb2e8f9f7 1110 break;
<> 144:ef7eb2e8f9f7 1111 }
<> 144:ef7eb2e8f9f7 1112
<> 144:ef7eb2e8f9f7 1113 return !! inten_msk;
<> 144:ef7eb2e8f9f7 1114 }
<> 144:ef7eb2e8f9f7 1115
<> 144:ef7eb2e8f9f7 1116 #endif // #if DEVICE_SERIAL_ASYNCH
<> 144:ef7eb2e8f9f7 1117 #endif // #if DEVICE_SERIAL