123
Fork of LG by
Diff: InputOutput.c
- Revision:
- 90:d9b6a4bc5065
- Parent:
- 89:a0d344db227e
--- a/InputOutput.c Thu Mar 24 12:57:10 2016 +0000 +++ b/InputOutput.c Thu Mar 24 14:05:18 2016 +0000 @@ -189,63 +189,7 @@ ** Returned value: None ** ******************************************************************************/ -void DAC_ADC_Exchange_Init() -{ - - int Dummy; // инициализация мусорки для очистки буфера приема. - Dummy = Dummy; - /* Enable AHB clock to the SSP0, SSP1 */ - LPC_SC->PCONP |= (0x1<<21); // включение SSP0. -// LPC_SC->PCONP |= (0x1<<10); - - /* выбор частоты для переферии используем по умолчания с делителем основной на 4 */ - LPC_SC->PCLKSEL1 &= ~(0x3<<10); //00 CLK/4; 1 CLK; 2 CLK/2; 3 CLK/8 - LPC_SC->PCLKSEL1 |= (0x0<<10); //00 CLK/4; 1 CLK; 2 CLK/2; 3 CLK/8 - // LPC_SC->PCLKSEL0 &= ~(0x3<<20); - - // P0.15~0.18 as SSP0 - LPC_PINCON->PINSEL0 &= ~(0x3UL<<30); //установит Р 0.15 - LPC_PINCON->PINSEL0 |= (0x2UL<<30); //как (???? SCK 0 ???). частота для синхронизациии Master - slave - - LPC_PINCON->PINSEL1 &= ~((0x3<<0)|(0x3<<2)|(0x3<<4)); // устанивоить Р 0.17 и Р 0.18 - LPC_PINCON->PINSEL1 |= ((0x2<<2)|(0x2<<4)); // как MISO0 и MOSI0 - - LPC_PINCON->PINMODE0 &= ~(0x3UL<<30);// ? установление на Р 0.15 режима On-Chip pull-down resistor enabled - LPC_PINCON->PINMODE0 |= (0x3UL<<30);// ? установление на Р 0.15 режима On-Chip pull-down resistor enabled - - LPC_PINCON->PINMODE1 &= ~((0x3<<2)|(0x3<<4));// ? установление на Р 0.17 и Р 0.18 режима On-Chip pull-down resistor enabled - LPC_PINCON->PINMODE1 |= ((0x3<<2)|(0x3<<4));// ? установление на Р 0.17 и Р 0.18 режима On-Chip pull-down resistor enabled - - - /* Set DSS data to 16-bit, Frame format TI, SCR is 2 */ - LPC_SSP0->CR0 = ((3<<8)|(0<<7)|(0<<4) |0xF); // (0xF)-установление DSS(Data sise select) в 16-битный формат, (3<<8 scr - выбор частоты), - // низкий уровень линии тактирования между кадрами, прикрепление передачи к первому нарастанию тактового мигнала - // формат кадра TI. - // LPC_SSP1->CR0 = 0x0207; - - /* SSPCPSR clock prescale register, master mode, minimum divisor is 0x02 */ - LPC_SSP0->CPSR = 0x2; // freq = CLK/(cpsdvr*(scr+1)) = 1.6 MHz - // LPC_SSP1->CPSR = 0x2; - -/*SSP enable, master mode */ - LPC_SSP0->CR1 = SSPCR1_SSE; -// LPC_SSP1->CR1 = SSPCR1_SSE; - - while (LPC_SSP0->SR & SSP_BUSY); -// while (LPC_SSP1->SR & SSP_BUSY); - - while (LPC_SSP0->SR & RX_SSP_notEMPT) /* clear the RxFIFO */ - Dummy = LPC_SSP0->DR; - //all pins after reset is in GPIO mode, so CS pins needn't to configure - LPC_GPIO0->FIODIR |= ADC; // P0.16 defined as CS for ADC - LPC_GPIO0->FIOSET |= ADC; // set CS for ADC - - LPC_GPIO0->FIODIR |= DAC; // P defined as CS for DAC - LPC_GPIO0->FIOCLR |= DAC; // set CS for DAC -/* while (LPC_SSP1->SR & RX_SSP_notEMPT) - Dummy = LPC_SSP1->DR;*/ /* clear the RxFIFO */ -} /***************************************************************************** ** Function name: DACInit **