Fawwaz Nadzmy / mbed-STM

mbed library sources. Supersedes mbed-src.

Fork of mbed-dev by mbed official

targets/TARGET_NUVOTON/TARGET_NUC472/device/StdDriver/nuc472_gpio.h@149:156823d33999, 2016-10-28 (annotated)

Committer:
<>
Date:
Fri Oct 28 11:17:30 2016 +0100
Revision:
149:156823d33999
Parent:
targets/cmsis/TARGET_NUVOTON/TARGET_NUC472/StdDriver/nuc472_gpio.h@144:ef7eb2e8f9f7 
This updates the lib to the mbed lib v128



NOTE: This release includes a restructuring of the file and directory locations and thus some

include paths in your code may need updating accordingly.

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /**************************************************************************//**
<> 144:ef7eb2e8f9f7 2 * @file gpio.h
<> 144:ef7eb2e8f9f7 3 * @version V1.00
<> 144:ef7eb2e8f9f7 4 * $Revision: 12 $
<> 144:ef7eb2e8f9f7 5 * $Date: 14/10/06 11:46a $
<> 144:ef7eb2e8f9f7 6 * @brief NUC472/NUC442 GPIO driver header file
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * @note
<> 144:ef7eb2e8f9f7 9 * Copyright (C) 2014 Nuvoton Technology Corp. All rights reserved.
<> 144:ef7eb2e8f9f7 10 *****************************************************************************/
<> 144:ef7eb2e8f9f7 11 #ifndef __GPIO_H__
<> 144:ef7eb2e8f9f7 12 #define __GPIO_H__
<> 144:ef7eb2e8f9f7 13
<> 144:ef7eb2e8f9f7 14 #ifdef __cplusplus
<> 144:ef7eb2e8f9f7 15 extern "C"
<> 144:ef7eb2e8f9f7 16 {
<> 144:ef7eb2e8f9f7 17 #endif
<> 144:ef7eb2e8f9f7 18
<> 144:ef7eb2e8f9f7 19
<> 144:ef7eb2e8f9f7 20 /** @addtogroup NUC472_442_Device_Driver NUC472/NUC442 Device Driver
<> 144:ef7eb2e8f9f7 21 @{
<> 144:ef7eb2e8f9f7 22 */
<> 144:ef7eb2e8f9f7 23
<> 144:ef7eb2e8f9f7 24 /** @addtogroup NUC472_442_GPIO_Driver GPIO Driver
<> 144:ef7eb2e8f9f7 25 @{
<> 144:ef7eb2e8f9f7 26 */
<> 144:ef7eb2e8f9f7 27
<> 144:ef7eb2e8f9f7 28 /** @addtogroup NUC472_442_GPIO_EXPORTED_CONSTANTS GPIO Exported Constants
<> 144:ef7eb2e8f9f7 29 @{
<> 144:ef7eb2e8f9f7 30 */
<> 144:ef7eb2e8f9f7 31 #define GPIO_PIN_MAX 16 /*!< Specify Maximum Pins of Each GPIO Port */
<> 144:ef7eb2e8f9f7 32
<> 144:ef7eb2e8f9f7 33 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 34 /* MODE Constant Definitions */
<> 144:ef7eb2e8f9f7 35 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 36 #define GPIO_MODE_INPUT 0x0UL /*!< Input Mode */
<> 144:ef7eb2e8f9f7 37 #define GPIO_MODE_OUTPUT 0x1UL /*!< Output Mode */
<> 144:ef7eb2e8f9f7 38 #define GPIO_MODE_OPEN_DRAIN 0x2UL /*!< Open-Drain Mode */
<> 144:ef7eb2e8f9f7 39 #define GPIO_MODE_QUASI 0x3UL /*!< Quasi-bidirectional Mode */
<> 144:ef7eb2e8f9f7 40
<> 144:ef7eb2e8f9f7 41 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 42 /* GPIO Interrupt Type Constant Definitions */
<> 144:ef7eb2e8f9f7 43 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 44 #define GPIO_INT_RISING 0x00010000UL /*!< Interrupt enable by Input Rising Edge */
<> 144:ef7eb2e8f9f7 45 #define GPIO_INT_FALLING 0x00000001UL /*!< Interrupt enable by Input Falling Edge */
<> 144:ef7eb2e8f9f7 46 #define GPIO_INT_BOTH_EDGE 0x00010001UL /*!< Interrupt enable by both Rising Edge and Falling Edge */
<> 144:ef7eb2e8f9f7 47 #define GPIO_INT_HIGH 0x01010000UL /*!< Interrupt enable by Level-High */
<> 144:ef7eb2e8f9f7 48 #define GPIO_INT_LOW 0x01000001UL /*!< Interrupt enable by Level-Level */
<> 144:ef7eb2e8f9f7 49
<> 144:ef7eb2e8f9f7 50 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 51 /* IMD Constant Definitions */
<> 144:ef7eb2e8f9f7 52 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 53 #define GPIO_IMD_EDGE 0UL /*!< IMD Setting for Edge Trigger Mode */
<> 144:ef7eb2e8f9f7 54 #define GPIO_IMD_LEVEL 1UL /*!< IMD Setting for Edge Level Mode */
<> 144:ef7eb2e8f9f7 55
<> 144:ef7eb2e8f9f7 56 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 57 /* DBCTL Constant Definitions */
<> 144:ef7eb2e8f9f7 58 /*---------------------------------------------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 59 #define GPIO_DBCTL_ICLK_ON 0x00000020UL /*!< DBCTL setting for all IO pins edge detection circuit is always active after reset */
<> 144:ef7eb2e8f9f7 60 #define GPIO_DBCTL_ICLK_OFF 0x00000000UL /*!< DBCTL setting for edge detection circuit is active only if IO pin corresponding GPIOx_IEN bit is set to 1 */
<> 144:ef7eb2e8f9f7 61
<> 144:ef7eb2e8f9f7 62 #define GPIO_DBCTL_DBCLKSRC_IRC10K 0x00000010UL /*!< DBCTL setting for de-bounce counter clock source is the internal 10 kHz */
<> 144:ef7eb2e8f9f7 63 #define GPIO_DBCTL_DBCLKSRC_HCLK 0x00000000UL /*!< DBCTL setting for de-bounce counter clock source is the internal HCLK */
<> 144:ef7eb2e8f9f7 64
<> 144:ef7eb2e8f9f7 65 #define GPIO_DBCTL_DBCLKSEL_1 0x00000000UL /*!< DBCTL setting for sampling cycle = 1 clocks */
<> 144:ef7eb2e8f9f7 66 #define GPIO_DBCTL_DBCLKSEL_2 0x00000001UL /*!< DBCTL setting for sampling cycle = 2 clocks */
<> 144:ef7eb2e8f9f7 67 #define GPIO_DBCTL_DBCLKSEL_4 0x00000002UL /*!< v setting for sampling cycle = 4 clocks */
<> 144:ef7eb2e8f9f7 68 #define GPIO_DBCTL_DBCLKSEL_8 0x00000003UL /*!< DBCTL setting for sampling cycle = 8 clocks */
<> 144:ef7eb2e8f9f7 69 #define GPIO_DBCTL_DBCLKSEL_16 0x00000004UL /*!< DBCTL setting for sampling cycle = 16 clocks */
<> 144:ef7eb2e8f9f7 70 #define GPIO_DBCTL_DBCLKSEL_32 0x00000005UL /*!< DBCTL setting for sampling cycle = 32 clocks */
<> 144:ef7eb2e8f9f7 71 #define GPIO_DBCTL_DBCLKSEL_64 0x00000006UL /*!< DBCTL setting for sampling cycle = 64 clocks */
<> 144:ef7eb2e8f9f7 72 #define GPIO_DBCTL_DBCLKSEL_128 0x00000007UL /*!< DBCTL setting for sampling cycle = 128 clocks */
<> 144:ef7eb2e8f9f7 73 #define GPIO_DBCTL_DBCLKSEL_256 0x00000008UL /*!< DBCTL setting for sampling cycle = 256 clocks */
<> 144:ef7eb2e8f9f7 74 #define GPIO_DBCTL_DBCLKSEL_512 0x00000009UL /*!< DBCTL setting for sampling cycle = 512 clocks */
<> 144:ef7eb2e8f9f7 75 #define GPIO_DBCTL_DBCLKSEL_1024 0x0000000AUL /*!< DBCTL setting for sampling cycle = 1024 clocks */
<> 144:ef7eb2e8f9f7 76 #define GPIO_DBCTL_DBCLKSEL_2048 0x0000000BUL /*!< DBCTL setting for sampling cycle = 2048 clocks */
<> 144:ef7eb2e8f9f7 77 #define GPIO_DBCTL_DBCLKSEL_4096 0x0000000CUL /*!< DBCTL setting for sampling cycle = 4096 clocks */
<> 144:ef7eb2e8f9f7 78 #define GPIO_DBCTL_DBCLKSEL_8192 0x0000000DUL /*!< DBCTL setting for sampling cycle = 8192 clocks */
<> 144:ef7eb2e8f9f7 79 #define GPIO_DBCTL_DBCLKSEL_16384 0x0000000EUL /*!< DBCTL setting for sampling cycle = 16384 clocks */
<> 144:ef7eb2e8f9f7 80 #define GPIO_DBCTL_DBCLKSEL_32768 0x0000000FUL /*!< DBCTL setting for sampling cycle = 32768 clocks */
<> 144:ef7eb2e8f9f7 81
<> 144:ef7eb2e8f9f7 82 /** Define GPIO Pin Data Input/Output. It could be used to control each I/O pin by pin address mapping.
<> 144:ef7eb2e8f9f7 83 * Example 1:
<> 144:ef7eb2e8f9f7 84 *
<> 144:ef7eb2e8f9f7 85 * PA0 = 1;
<> 144:ef7eb2e8f9f7 86 *
<> 144:ef7eb2e8f9f7 87 * It is used to set PA0 to high;
<> 144:ef7eb2e8f9f7 88 *
<> 144:ef7eb2e8f9f7 89 * Example 2:
<> 144:ef7eb2e8f9f7 90 *
<> 144:ef7eb2e8f9f7 91 * if (PA0)
<> 144:ef7eb2e8f9f7 92 * PA0 = 0;
<> 144:ef7eb2e8f9f7 93 *
<> 144:ef7eb2e8f9f7 94 * If PA0 pin status is high, then set PA0 data output to low.
<> 144:ef7eb2e8f9f7 95 */
<> 144:ef7eb2e8f9f7 96 #define GPIO_PIN_ADDR(port, pin) (*((volatile uint32_t *)((GPIO_PIN_DATA_BASE+(0x40*(port))) + ((pin)<<2))))
<> 144:ef7eb2e8f9f7 97 #define PA0 GPIO_PIN_ADDR(0, 0) /*!< Specify PA0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 98 #define PA1 GPIO_PIN_ADDR(0, 1) /*!< Specify PA1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 99 #define PA2 GPIO_PIN_ADDR(0, 2) /*!< Specify PA2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 100 #define PA3 GPIO_PIN_ADDR(0, 3) /*!< Specify PA3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 101 #define PA4 GPIO_PIN_ADDR(0, 4) /*!< Specify PA4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 102 #define PA5 GPIO_PIN_ADDR(0, 5) /*!< Specify PA5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 103 #define PA6 GPIO_PIN_ADDR(0, 6) /*!< Specify PA6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 104 #define PA7 GPIO_PIN_ADDR(0, 7) /*!< Specify PA7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 105 #define PA8 GPIO_PIN_ADDR(0, 8) /*!< Specify PA8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 106 #define PA9 GPIO_PIN_ADDR(0, 9) /*!< Specify PA9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 107 #define PA10 GPIO_PIN_ADDR(0, 10) /*!< Specify PA10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 108 #define PA11 GPIO_PIN_ADDR(0, 11) /*!< Specify PA11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 109 #define PA12 GPIO_PIN_ADDR(0, 12) /*!< Specify PA12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 110 #define PA13 GPIO_PIN_ADDR(0, 13) /*!< Specify PA13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 111 #define PA14 GPIO_PIN_ADDR(0, 14) /*!< Specify PA14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 112 #define PA15 GPIO_PIN_ADDR(0, 15) /*!< Specify PA15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 113
<> 144:ef7eb2e8f9f7 114 #define PB0 GPIO_PIN_ADDR(1, 0) /*!< Specify PB0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 115 #define PB1 GPIO_PIN_ADDR(1, 1) /*!< Specify PB1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 116 #define PB2 GPIO_PIN_ADDR(1, 2) /*!< Specify PB2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 117 #define PB3 GPIO_PIN_ADDR(1, 3) /*!< Specify PB3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 118 #define PB4 GPIO_PIN_ADDR(1, 4) /*!< Specify PB4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 119 #define PB5 GPIO_PIN_ADDR(1, 5) /*!< Specify PB5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 120 #define PB6 GPIO_PIN_ADDR(1, 6) /*!< Specify PB6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 121 #define PB7 GPIO_PIN_ADDR(1, 7) /*!< Specify PB7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 122 #define PB8 GPIO_PIN_ADDR(1, 8) /*!< Specify PB8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 123 #define PB9 GPIO_PIN_ADDR(1, 9) /*!< Specify PB9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 124 #define PB10 GPIO_PIN_ADDR(1, 10) /*!< Specify PB10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 125 #define PB11 GPIO_PIN_ADDR(1, 11) /*!< Specify PB11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 126 #define PB12 GPIO_PIN_ADDR(1, 12) /*!< Specify PB12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 127 #define PB13 GPIO_PIN_ADDR(1, 13) /*!< Specify PB13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 128 #define PB14 GPIO_PIN_ADDR(1, 14) /*!< Specify PB14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 129 #define PB15 GPIO_PIN_ADDR(1, 15) /*!< Specify PB15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 130
<> 144:ef7eb2e8f9f7 131 #define PC0 GPIO_PIN_ADDR(2, 0) /*!< Specify PC0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 132 #define PC1 GPIO_PIN_ADDR(2, 1) /*!< Specify PC1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 133 #define PC2 GPIO_PIN_ADDR(2, 2) /*!< Specify PC2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 134 #define PC3 GPIO_PIN_ADDR(2, 3) /*!< Specify PC3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 135 #define PC4 GPIO_PIN_ADDR(2, 4) /*!< Specify PC4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 136 #define PC5 GPIO_PIN_ADDR(2, 5) /*!< Specify PC5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 137 #define PC6 GPIO_PIN_ADDR(2, 6) /*!< Specify PC6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 138 #define PC7 GPIO_PIN_ADDR(2, 7) /*!< Specify PC7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 139 #define PC8 GPIO_PIN_ADDR(2, 8) /*!< Specify PC8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 140 #define PC9 GPIO_PIN_ADDR(2, 9) /*!< Specify PC9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 141 #define PC10 GPIO_PIN_ADDR(2, 10) /*!< Specify PC10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 142 #define PC11 GPIO_PIN_ADDR(2, 11) /*!< Specify PC11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 143 #define PC12 GPIO_PIN_ADDR(2, 12) /*!< Specify PC12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 144 #define PC13 GPIO_PIN_ADDR(2, 13) /*!< Specify PC13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 145 #define PC14 GPIO_PIN_ADDR(2, 14) /*!< Specify PC14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 146 #define PC15 GPIO_PIN_ADDR(2, 15) /*!< Specify PC15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 147
<> 144:ef7eb2e8f9f7 148 #define PD0 GPIO_PIN_ADDR(3, 0) /*!< Specify PD0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 149 #define PD1 GPIO_PIN_ADDR(3, 1) /*!< Specify PD1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 150 #define PD2 GPIO_PIN_ADDR(3, 2) /*!< Specify PD2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 151 #define PD3 GPIO_PIN_ADDR(3, 3) /*!< Specify PD3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 152 #define PD4 GPIO_PIN_ADDR(3, 4) /*!< Specify PD4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 153 #define PD5 GPIO_PIN_ADDR(3, 5) /*!< Specify PD5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 154 #define PD6 GPIO_PIN_ADDR(3, 6) /*!< Specify PD6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 155 #define PD7 GPIO_PIN_ADDR(3, 7) /*!< Specify PD7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 156 #define PD8 GPIO_PIN_ADDR(3, 8) /*!< Specify PD8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 157 #define PD9 GPIO_PIN_ADDR(3, 9) /*!< Specify PD9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 158 #define PD10 GPIO_PIN_ADDR(3, 10) /*!< Specify PD10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 159 #define PD11 GPIO_PIN_ADDR(3, 11) /*!< Specify PD11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 160 #define PD12 GPIO_PIN_ADDR(3, 12) /*!< Specify PD12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 161 #define PD13 GPIO_PIN_ADDR(3, 13) /*!< Specify PD13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 162 #define PD14 GPIO_PIN_ADDR(3, 14) /*!< Specify PD14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 163 #define PD15 GPIO_PIN_ADDR(3, 15) /*!< Specify PD15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 164
<> 144:ef7eb2e8f9f7 165 #define PE0 GPIO_PIN_ADDR(4, 0) /*!< Specify PE0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 166 #define PE1 GPIO_PIN_ADDR(4, 1) /*!< Specify PE1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 167 #define PE2 GPIO_PIN_ADDR(4, 2) /*!< Specify PE2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 168 #define PE3 GPIO_PIN_ADDR(4, 3) /*!< Specify PE3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 169 #define PE4 GPIO_PIN_ADDR(4, 4) /*!< Specify PE4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 170 #define PE5 GPIO_PIN_ADDR(4, 5) /*!< Specify PE5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 171 #define PE6 GPIO_PIN_ADDR(4, 6) /*!< Specify PE6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 172 #define PE7 GPIO_PIN_ADDR(4, 7) /*!< Specify PE7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 173 #define PE8 GPIO_PIN_ADDR(4, 8) /*!< Specify PE8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 174 #define PE9 GPIO_PIN_ADDR(4, 9) /*!< Specify PE9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 175 #define PE10 GPIO_PIN_ADDR(4, 10) /*!< Specify PE10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 176 #define PE11 GPIO_PIN_ADDR(4, 11) /*!< Specify PE11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 177 #define PE12 GPIO_PIN_ADDR(4, 12) /*!< Specify PE12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 178 #define PE13 GPIO_PIN_ADDR(4, 13) /*!< Specify PE13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 179 #define PE14 GPIO_PIN_ADDR(4, 14) /*!< Specify PE14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 180 #define PE15 GPIO_PIN_ADDR(4, 15) /*!< Specify PE15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 181
<> 144:ef7eb2e8f9f7 182 #define PF0 GPIO_PIN_ADDR(5, 0) /*!< Specify PF0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 183 #define PF1 GPIO_PIN_ADDR(5, 1) /*!< Specify PF1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 184 #define PF2 GPIO_PIN_ADDR(5, 2) /*!< Specify PF2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 185 #define PF3 GPIO_PIN_ADDR(5, 3) /*!< Specify PF3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 186 #define PF4 GPIO_PIN_ADDR(5, 4) /*!< Specify PF4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 187 #define PF5 GPIO_PIN_ADDR(5, 5) /*!< Specify PF5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 188 #define PF6 GPIO_PIN_ADDR(5, 6) /*!< Specify PF6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 189 #define PF7 GPIO_PIN_ADDR(5, 7) /*!< Specify PF7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 190 #define PF8 GPIO_PIN_ADDR(5, 8) /*!< Specify PF8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 191 #define PF9 GPIO_PIN_ADDR(5, 9) /*!< Specify PF9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 192 #define PF10 GPIO_PIN_ADDR(5, 10) /*!< Specify PF10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 193 #define PF11 GPIO_PIN_ADDR(5, 11) /*!< Specify PF11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 194 #define PF12 GPIO_PIN_ADDR(5, 12) /*!< Specify PF12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 195 #define PF13 GPIO_PIN_ADDR(5, 13) /*!< Specify PF13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 196 #define PF14 GPIO_PIN_ADDR(5, 14) /*!< Specify PF14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 197 #define PF15 GPIO_PIN_ADDR(5, 15) /*!< Specify PF15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 198
<> 144:ef7eb2e8f9f7 199 #define PG0 GPIO_PIN_ADDR(6, 0) /*!< Specify PG0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 200 #define PG1 GPIO_PIN_ADDR(6, 1) /*!< Specify PG1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 201 #define PG2 GPIO_PIN_ADDR(6, 2) /*!< Specify PG2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 202 #define PG3 GPIO_PIN_ADDR(6, 3) /*!< Specify PG3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 203 #define PG4 GPIO_PIN_ADDR(6, 4) /*!< Specify PG4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 204 #define PG5 GPIO_PIN_ADDR(6, 5) /*!< Specify PG5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 205 #define PG6 GPIO_PIN_ADDR(6, 6) /*!< Specify PG6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 206 #define PG7 GPIO_PIN_ADDR(6, 7) /*!< Specify PG7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 207 #define PG8 GPIO_PIN_ADDR(6, 8) /*!< Specify PG8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 208 #define PG9 GPIO_PIN_ADDR(6, 9) /*!< Specify PG9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 209 #define PG10 GPIO_PIN_ADDR(6, 10) /*!< Specify PG10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 210 #define PG11 GPIO_PIN_ADDR(6, 11) /*!< Specify PG11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 211 #define PG12 GPIO_PIN_ADDR(6, 12) /*!< Specify PG12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 212 #define PG13 GPIO_PIN_ADDR(6, 13) /*!< Specify PG13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 213 #define PG14 GPIO_PIN_ADDR(6, 14) /*!< Specify PG14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 214 #define PG15 GPIO_PIN_ADDR(6, 15) /*!< Specify PG15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 215
<> 144:ef7eb2e8f9f7 216 #define PH0 GPIO_PIN_ADDR(7, 0) /*!< Specify PH0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 217 #define PH1 GPIO_PIN_ADDR(7, 1) /*!< Specify PH1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 218 #define PH2 GPIO_PIN_ADDR(7, 2) /*!< Specify PH2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 219 #define PH3 GPIO_PIN_ADDR(7, 3) /*!< Specify PH3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 220 #define PH4 GPIO_PIN_ADDR(7, 4) /*!< Specify PH4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 221 #define PH5 GPIO_PIN_ADDR(7, 5) /*!< Specify PH5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 222 #define PH6 GPIO_PIN_ADDR(7, 6) /*!< Specify PH6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 223 #define PH7 GPIO_PIN_ADDR(7, 7) /*!< Specify PH7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 224 #define PH8 GPIO_PIN_ADDR(7, 8) /*!< Specify PH8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 225 #define PH9 GPIO_PIN_ADDR(7, 9) /*!< Specify PH9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 226 #define PH10 GPIO_PIN_ADDR(7, 10) /*!< Specify PH10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 227 #define PH11 GPIO_PIN_ADDR(7, 11) /*!< Specify PH11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 228 #define PH12 GPIO_PIN_ADDR(7, 12) /*!< Specify PH12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 229 #define PH13 GPIO_PIN_ADDR(7, 13) /*!< Specify PH13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 230 #define PH14 GPIO_PIN_ADDR(7, 14) /*!< Specify PH14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 231 #define PH15 GPIO_PIN_ADDR(7, 15) /*!< Specify PH15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 232
<> 144:ef7eb2e8f9f7 233 #define PI0 GPIO_PIN_ADDR(8, 0) /*!< Specify PI0 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 234 #define PI1 GPIO_PIN_ADDR(8, 1) /*!< Specify PI1 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 235 #define PI2 GPIO_PIN_ADDR(8, 2) /*!< Specify PI2 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 236 #define PI3 GPIO_PIN_ADDR(8, 3) /*!< Specify PI3 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 237 #define PI4 GPIO_PIN_ADDR(8, 4) /*!< Specify PI4 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 238 #define PI5 GPIO_PIN_ADDR(8, 5) /*!< Specify PI5 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 239 #define PI6 GPIO_PIN_ADDR(8, 6) /*!< Specify PI6 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 240 #define PI7 GPIO_PIN_ADDR(8, 7) /*!< Specify PI7 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 241 #define PI8 GPIO_PIN_ADDR(8, 8) /*!< Specify PI8 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 242 #define PI9 GPIO_PIN_ADDR(8, 9) /*!< Specify PI9 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 243 #define PI10 GPIO_PIN_ADDR(8, 10) /*!< Specify PI10 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 244 #define PI11 GPIO_PIN_ADDR(8, 11) /*!< Specify PI11 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 245 #define PI12 GPIO_PIN_ADDR(8, 12) /*!< Specify PI12 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 246 #define PI13 GPIO_PIN_ADDR(8, 13) /*!< Specify PI13 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 247 #define PI14 GPIO_PIN_ADDR(8, 14) /*!< Specify PI14 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 248 #define PI15 GPIO_PIN_ADDR(8, 15) /*!< Specify PI15 Pin Data Input/Output */
<> 144:ef7eb2e8f9f7 249
<> 144:ef7eb2e8f9f7 250 /*@}*/ /* end of group NUC472_442_GPIO_EXPORTED_CONSTANTS */
<> 144:ef7eb2e8f9f7 251
<> 144:ef7eb2e8f9f7 252 /** @addtogroup NUC472_442_GPIO_EXPORTED_FUNCTIONS GPIO Exported Functions
<> 144:ef7eb2e8f9f7 253 @{
<> 144:ef7eb2e8f9f7 254 */
<> 144:ef7eb2e8f9f7 255
<> 144:ef7eb2e8f9f7 256 /**
<> 144:ef7eb2e8f9f7 257 * @brief Clear GPIO Pin Interrupt Flag
<> 144:ef7eb2e8f9f7 258 *
<> 144:ef7eb2e8f9f7 259 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 260 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 261 *
<> 144:ef7eb2e8f9f7 262 * @return None
<> 144:ef7eb2e8f9f7 263 *
<> 144:ef7eb2e8f9f7 264 * @details Clear the interrupt status of specified GPIO pin.
<> 144:ef7eb2e8f9f7 265 */
<> 144:ef7eb2e8f9f7 266 #define GPIO_CLR_INT_FLAG(gpio, u32PinMask) ((gpio)->INTSRC = u32PinMask)
<> 144:ef7eb2e8f9f7 267
<> 144:ef7eb2e8f9f7 268 /**
<> 144:ef7eb2e8f9f7 269 * @brief Disable Pin De-bounce Function
<> 144:ef7eb2e8f9f7 270 *
<> 144:ef7eb2e8f9f7 271 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 272 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 273 *
<> 144:ef7eb2e8f9f7 274 * @return None
<> 144:ef7eb2e8f9f7 275 *
<> 144:ef7eb2e8f9f7 276 * @details Disable the interrupt de-bounce function of specified GPIO pin.
<> 144:ef7eb2e8f9f7 277 */
<> 144:ef7eb2e8f9f7 278 #define GPIO_DISABLE_DEBOUNCE(gpio, u32PinMask) ((gpio)->DBEN &= ~u32PinMask)
<> 144:ef7eb2e8f9f7 279
<> 144:ef7eb2e8f9f7 280 /**
<> 144:ef7eb2e8f9f7 281 * @brief Enable Pin De-bounce Function
<> 144:ef7eb2e8f9f7 282 *
<> 144:ef7eb2e8f9f7 283 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 284 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 285 *
<> 144:ef7eb2e8f9f7 286 * @return None
<> 144:ef7eb2e8f9f7 287 *
<> 144:ef7eb2e8f9f7 288 * @details Enable the interrupt de-bounce function of specified GPIO pin.
<> 144:ef7eb2e8f9f7 289 */
<> 144:ef7eb2e8f9f7 290 #define GPIO_ENABLE_DEBOUNCE(gpio, u32PinMask) ((gpio)->DBEN |= u32PinMask)
<> 144:ef7eb2e8f9f7 291
<> 144:ef7eb2e8f9f7 292 /**
<> 144:ef7eb2e8f9f7 293 * @brief Disable I/O Digital Input Path
<> 144:ef7eb2e8f9f7 294 *
<> 144:ef7eb2e8f9f7 295 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 296 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 297 *
<> 144:ef7eb2e8f9f7 298 * @return None
<> 144:ef7eb2e8f9f7 299 *
<> 144:ef7eb2e8f9f7 300 * @details Disable I/O digital input path of specified GPIO pin.
<> 144:ef7eb2e8f9f7 301 */
<> 144:ef7eb2e8f9f7 302 #define GPIO_DISABLE_DIGITAL_PATH(gpio, u32PinMask) ((gpio)->DINOFF |= (u32PinMask << 16))
<> 144:ef7eb2e8f9f7 303
<> 144:ef7eb2e8f9f7 304 /**
<> 144:ef7eb2e8f9f7 305 * @brief Enable I/O Digital Input Path
<> 144:ef7eb2e8f9f7 306 *
<> 144:ef7eb2e8f9f7 307 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 308 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 309 *
<> 144:ef7eb2e8f9f7 310 * @return None
<> 144:ef7eb2e8f9f7 311 *
<> 144:ef7eb2e8f9f7 312 * @details Enable I/O digital input path of specified GPIO pin.
<> 144:ef7eb2e8f9f7 313 */
<> 144:ef7eb2e8f9f7 314 #define GPIO_ENABLE_DIGITAL_PATH(gpio, u32PinMask) ((gpio)->DINOFF &= ~(u32PinMask << 16))
<> 144:ef7eb2e8f9f7 315
<> 144:ef7eb2e8f9f7 316 /**
<> 144:ef7eb2e8f9f7 317 * @brief Disable I/O DOUT mask
<> 144:ef7eb2e8f9f7 318 *
<> 144:ef7eb2e8f9f7 319 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 320 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 321 *
<> 144:ef7eb2e8f9f7 322 * @return None
<> 144:ef7eb2e8f9f7 323 *
<> 144:ef7eb2e8f9f7 324 * @details Disable I/O DOUT mask of specified GPIO pin.
<> 144:ef7eb2e8f9f7 325 */
<> 144:ef7eb2e8f9f7 326 #define GPIO_DISABLE_DOUT_MASK(gpio, u32PinMask) ((gpio)->DATMSK |= u32PinMask)
<> 144:ef7eb2e8f9f7 327
<> 144:ef7eb2e8f9f7 328 /**
<> 144:ef7eb2e8f9f7 329 * @brief Enable I/O DOUT mask
<> 144:ef7eb2e8f9f7 330 *
<> 144:ef7eb2e8f9f7 331 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 332 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 333 *
<> 144:ef7eb2e8f9f7 334 * @return None
<> 144:ef7eb2e8f9f7 335 *
<> 144:ef7eb2e8f9f7 336 * @details Enable I/O DOUT mask of specified GPIO pin.
<> 144:ef7eb2e8f9f7 337 */
<> 144:ef7eb2e8f9f7 338 #define GPIO_ENABLE_DOUT_MASK(gpio, u32PinMask) ((gpio)->DATMSK &= ~u32PinMask)
<> 144:ef7eb2e8f9f7 339
<> 144:ef7eb2e8f9f7 340 /**
<> 144:ef7eb2e8f9f7 341 * @brief Get GPIO Pin Interrupt Flag
<> 144:ef7eb2e8f9f7 342 *
<> 144:ef7eb2e8f9f7 343 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 344 * @param[in] u32PinMask The single or multiple pins of specified GPIO port.
<> 144:ef7eb2e8f9f7 345 *
<> 144:ef7eb2e8f9f7 346 * @retval 0 No interrupt at specified GPIO pin
<> 144:ef7eb2e8f9f7 347 * @retval 1 The specified GPIO pin generate an interrupt
<> 144:ef7eb2e8f9f7 348 *
<> 144:ef7eb2e8f9f7 349 * @details Get the interrupt status of specified GPIO pin.
<> 144:ef7eb2e8f9f7 350 */
<> 144:ef7eb2e8f9f7 351 #define GPIO_GET_INT_FLAG(gpio, u32PinMask) ((gpio)->INTSRC & u32PinMask)
<> 144:ef7eb2e8f9f7 352
<> 144:ef7eb2e8f9f7 353 /**
<> 144:ef7eb2e8f9f7 354 * @brief Set De-bounce Sampling Cycle Time
<> 144:ef7eb2e8f9f7 355 *
<> 144:ef7eb2e8f9f7 356 * @param[in] u32ClkSrc The de-bounce counter clock source. It could be \ref GPIO_DBCTL_DBCLKSRC_HCLK or \ref GPIO_DBCTL_DBCLKSRC_IRC10K.
<> 144:ef7eb2e8f9f7 357 * @param[in] u32ClkSel The de-bounce sampling cycle selection. It could be \n
<> 144:ef7eb2e8f9f7 358 * \ref GPIO_DBCTL_DBCLKSEL_1, \ref GPIO_DBCTL_DBCLKSEL_2, \ref GPIO_DBCTL_DBCLKSEL_4, \ref GPIO_DBCTL_DBCLKSEL_8, \n
<> 144:ef7eb2e8f9f7 359 * \ref GPIO_DBCTL_DBCLKSEL_16, \ref GPIO_DBCTL_DBCLKSEL_32, \ref GPIO_DBCTL_DBCLKSEL_64, \ref GPIO_DBCTL_DBCLKSEL_128, \n
<> 144:ef7eb2e8f9f7 360 * \ref GPIO_DBCTL_DBCLKSEL_256, \ref GPIO_DBCTL_DBCLKSEL_512, \ref GPIO_DBCTL_DBCLKSEL_1024, \ref GPIO_DBCTL_DBCLKSEL_2048, \n
<> 144:ef7eb2e8f9f7 361 * \ref GPIO_DBCTL_DBCLKSEL_4096, \ref GPIO_DBCTL_DBCLKSEL_8192, \ref GPIO_DBCTL_DBCLKSEL_16384, \ref GPIO_DBCTL_DBCLKSEL_32768.
<> 144:ef7eb2e8f9f7 362 *
<> 144:ef7eb2e8f9f7 363 * @return None
<> 144:ef7eb2e8f9f7 364 *
<> 144:ef7eb2e8f9f7 365 * @details Set the interrupt de-bounce sampling cycle time based on the debounce counter clock source. \n
<> 144:ef7eb2e8f9f7 366 * Example: _GPIO_SET_DEBOUNCE_TIME(GPIO_DBCTL_DBCLKSRC_IRC10K, GPIO_DBCTL_DBCLKSEL_4). \n
<> 144:ef7eb2e8f9f7 367 * It's meaning the De-debounce counter clock source is internal 10 KHz and sampling cycle selection is 4. \n
<> 144:ef7eb2e8f9f7 368 * Then the target de-bounce sampling cycle time is (2^4)*(1/(10*1000)) s = 16*0.0001 s = 1600 us,
<> 144:ef7eb2e8f9f7 369 * and system will sampling interrupt input once per 1600 us.
<> 144:ef7eb2e8f9f7 370 */
<> 144:ef7eb2e8f9f7 371 #define GPIO_SET_DEBOUNCE_TIME(u32ClkSrc, u32ClkSel) (GPIO->DBCTL = (GPIO_DBCTL_ICLKON_Msk | u32ClkSrc | u32ClkSel))
<> 144:ef7eb2e8f9f7 372
<> 144:ef7eb2e8f9f7 373 /**
<> 144:ef7eb2e8f9f7 374 * @brief Get GPIO Port IN Data
<> 144:ef7eb2e8f9f7 375 *
<> 144:ef7eb2e8f9f7 376 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 377 *
<> 144:ef7eb2e8f9f7 378 * @retval The specified port data
<> 144:ef7eb2e8f9f7 379 *
<> 144:ef7eb2e8f9f7 380 * @details Get the PIN register of specified GPIO port.
<> 144:ef7eb2e8f9f7 381 */
<> 144:ef7eb2e8f9f7 382 #define GPIO_GET_IN_DATA(gpio) ((gpio)->PIN)
<> 144:ef7eb2e8f9f7 383
<> 144:ef7eb2e8f9f7 384 /**
<> 144:ef7eb2e8f9f7 385 * @brief Set GPIO Port OUT Data
<> 144:ef7eb2e8f9f7 386 *
<> 144:ef7eb2e8f9f7 387 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 388 * @param[in] u32Data GPIO port data.
<> 144:ef7eb2e8f9f7 389 *
<> 144:ef7eb2e8f9f7 390 * @retval None
<> 144:ef7eb2e8f9f7 391 *
<> 144:ef7eb2e8f9f7 392 * @details Set the Data into specified GPIO port.
<> 144:ef7eb2e8f9f7 393 */
<> 144:ef7eb2e8f9f7 394 #define GPIO_SET_OUT_DATA(gpio, u32Data) ((gpio)->DOUT = (u32Data))
<> 144:ef7eb2e8f9f7 395
<> 144:ef7eb2e8f9f7 396
<> 144:ef7eb2e8f9f7 397 /**
<> 144:ef7eb2e8f9f7 398 * @brief Toggle Specified GPIO pin
<> 144:ef7eb2e8f9f7 399 *
<> 144:ef7eb2e8f9f7 400 * @param[in] u32Pin Pxy
<> 144:ef7eb2e8f9f7 401 *
<> 144:ef7eb2e8f9f7 402 * @retval None
<> 144:ef7eb2e8f9f7 403 *
<> 144:ef7eb2e8f9f7 404 * @details Toggle the specified GPIO pint.
<> 144:ef7eb2e8f9f7 405 */
<> 144:ef7eb2e8f9f7 406 #define GPIO_TOGGLE(u32Pin) ((u32Pin) ^= 1)
<> 144:ef7eb2e8f9f7 407
<> 144:ef7eb2e8f9f7 408 /**
<> 144:ef7eb2e8f9f7 409 * @brief Enable External GPIO interrupt 0
<> 144:ef7eb2e8f9f7 410 *
<> 144:ef7eb2e8f9f7 411 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 412 * @param[in] u32Pin The pin of specified GPIO port.
<> 144:ef7eb2e8f9f7 413 * @param[in] u32IntAttribs The interrupt attribute of specified GPIO pin. It could be \n
<> 144:ef7eb2e8f9f7 414 * \ref GPIO_INT_RISING, \ref GPIO_INT_FALLING, \ref GPIO_INT_BOTH_EDGE, \ref GPIO_INT_HIGH, \ref GPIO_INT_LOW.
<> 144:ef7eb2e8f9f7 415 *
<> 144:ef7eb2e8f9f7 416 * @return None
<> 144:ef7eb2e8f9f7 417 *
<> 144:ef7eb2e8f9f7 418 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 419 */
<> 144:ef7eb2e8f9f7 420 #define GPIO_EnableEINT0 GPIO_EnableInt
<> 144:ef7eb2e8f9f7 421
<> 144:ef7eb2e8f9f7 422
<> 144:ef7eb2e8f9f7 423 /**
<> 144:ef7eb2e8f9f7 424 * @brief Disable External GPIO interrupt 0
<> 144:ef7eb2e8f9f7 425 *
<> 144:ef7eb2e8f9f7 426 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 427 * @param[in] u32Pin The pin of specified GPIO port. It could be 0 ~ 15.
<> 144:ef7eb2e8f9f7 428 *
<> 144:ef7eb2e8f9f7 429 * @return None
<> 144:ef7eb2e8f9f7 430 *
<> 144:ef7eb2e8f9f7 431 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 432 */
<> 144:ef7eb2e8f9f7 433 #define GPIO_DisableEINT0 GPIO_DisableInt
<> 144:ef7eb2e8f9f7 434
<> 144:ef7eb2e8f9f7 435
<> 144:ef7eb2e8f9f7 436 /**
<> 144:ef7eb2e8f9f7 437 * @brief Enable External GPIO interrupt 1
<> 144:ef7eb2e8f9f7 438 *
<> 144:ef7eb2e8f9f7 439 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 440 * @param[in] u32Pin The pin of specified GPIO port.
<> 144:ef7eb2e8f9f7 441 * @param[in] u32IntAttribs The interrupt attribute of specified GPIO pin. It could be \n
<> 144:ef7eb2e8f9f7 442 * \ref GPIO_INT_RISING, \ref GPIO_INT_FALLING, \ref GPIO_INT_BOTH_EDGE, \ref GPIO_INT_HIGH, \ref GPIO_INT_LOW.
<> 144:ef7eb2e8f9f7 443 *
<> 144:ef7eb2e8f9f7 444 * @return None
<> 144:ef7eb2e8f9f7 445 *
<> 144:ef7eb2e8f9f7 446 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 447 */
<> 144:ef7eb2e8f9f7 448 #define GPIO_EnableEINT1 GPIO_EnableInt
<> 144:ef7eb2e8f9f7 449
<> 144:ef7eb2e8f9f7 450
<> 144:ef7eb2e8f9f7 451 /**
<> 144:ef7eb2e8f9f7 452 * @brief Disable External GPIO interrupt 1
<> 144:ef7eb2e8f9f7 453 *
<> 144:ef7eb2e8f9f7 454 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 455 * @param[in] u32Pin The pin of specified GPIO port. It could be 0 ~ 15.
<> 144:ef7eb2e8f9f7 456 *
<> 144:ef7eb2e8f9f7 457 * @return None
<> 144:ef7eb2e8f9f7 458 *
<> 144:ef7eb2e8f9f7 459 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 460 */
<> 144:ef7eb2e8f9f7 461 #define GPIO_DisableEINT1 GPIO_DisableInt
<> 144:ef7eb2e8f9f7 462
<> 144:ef7eb2e8f9f7 463 /**
<> 144:ef7eb2e8f9f7 464 * @brief Enable External GPIO interrupt n
<> 144:ef7eb2e8f9f7 465 *
<> 144:ef7eb2e8f9f7 466 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 467 * @param[in] u32Pin The pin of specified GPIO port.
<> 144:ef7eb2e8f9f7 468 * @param[in] u32IntAttribs The interrupt attribute of specified GPIO pin. It could be \n
<> 144:ef7eb2e8f9f7 469 * \ref GPIO_INT_RISING, \ref GPIO_INT_FALLING, \ref GPIO_INT_BOTH_EDGE, \ref GPIO_INT_HIGH, \ref GPIO_INT_LOW.
<> 144:ef7eb2e8f9f7 470 *
<> 144:ef7eb2e8f9f7 471 * @return None
<> 144:ef7eb2e8f9f7 472 *
<> 144:ef7eb2e8f9f7 473 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 474 */
<> 144:ef7eb2e8f9f7 475 #define GPIO_EnableEINT GPIO_EnableInt
<> 144:ef7eb2e8f9f7 476
<> 144:ef7eb2e8f9f7 477
<> 144:ef7eb2e8f9f7 478 /**
<> 144:ef7eb2e8f9f7 479 * @brief Disable External GPIO interrupt n
<> 144:ef7eb2e8f9f7 480 *
<> 144:ef7eb2e8f9f7 481 * @param[in] gpio GPIO port. It could be \ref PA, \ref PB, ... or \ref GPI
<> 144:ef7eb2e8f9f7 482 * @param[in] u32Pin The pin of specified GPIO port. It could be 0 ~ 15.
<> 144:ef7eb2e8f9f7 483 *
<> 144:ef7eb2e8f9f7 484 * @return None
<> 144:ef7eb2e8f9f7 485 *
<> 144:ef7eb2e8f9f7 486 * @details This function is used to enable specified GPIO pin interrupt.
<> 144:ef7eb2e8f9f7 487 */
<> 144:ef7eb2e8f9f7 488 #define GPIO_DisableEINT GPIO_DisableInt
<> 144:ef7eb2e8f9f7 489
<> 144:ef7eb2e8f9f7 490
<> 144:ef7eb2e8f9f7 491 void GPIO_SetMode(GPIO_T *gpio, uint32_t u32PinMask, uint32_t u32Mode);
<> 144:ef7eb2e8f9f7 492 void GPIO_EnableInt(GPIO_T *gpio, uint32_t u32Pin, uint32_t u32IntAttribs);
<> 144:ef7eb2e8f9f7 493 void GPIO_DisableInt(GPIO_T *gpio, uint32_t u32Pin);
<> 144:ef7eb2e8f9f7 494
<> 144:ef7eb2e8f9f7 495
<> 144:ef7eb2e8f9f7 496
<> 144:ef7eb2e8f9f7 497 /*@}*/ /* end of group NUC472_442_GPIO_EXPORTED_FUNCTIONS */
<> 144:ef7eb2e8f9f7 498
<> 144:ef7eb2e8f9f7 499 /*@}*/ /* end of group NUC472_442_GPIO_Driver */
<> 144:ef7eb2e8f9f7 500
<> 144:ef7eb2e8f9f7 501 /*@}*/ /* end of group NUC472_442_Device_Driver */
<> 144:ef7eb2e8f9f7 502
<> 144:ef7eb2e8f9f7 503 #ifdef __cplusplus
<> 144:ef7eb2e8f9f7 504 }
<> 144:ef7eb2e8f9f7 505 #endif
<> 144:ef7eb2e8f9f7 506
<> 144:ef7eb2e8f9f7 507 #endif //__GPIO_H__
<> 144:ef7eb2e8f9f7 508
<> 144:ef7eb2e8f9f7 509 /*** (C) COPYRIGHT 2013 Nuvoton Technology Corp. ***/