Sylvain Letreguilly / Mbed 2 deprecated cpelcddemo

Important changes to repositories hosted on mbed.com

Mbed hosted mercurial repositories are deprecated and are due to be permanently deleted in July 2026.

To keep a copy of this software download the repository Zip archive or clone locally using Mercurial.

It is also possible to export all your personal repositories from the account settings page.

Dependencies:   mbed

lib/BSP_DISCO_F746NG/stm32746g_discovery_sdram.c@0:14f16771fe40, 2015-11-05 (annotated)

Committer:
agemio
Date:
Thu Nov 05 12:53:31 2015 +0000
Revision:
0:14f16771fe40
first commit;

Who changed what in which revision?

UserRevisionLine numberNew contents of line
agemio 0:14f16771fe40 1 /**
agemio 0:14f16771fe40 2 ******************************************************************************
agemio 0:14f16771fe40 3 * @file stm32746g_discovery_sdram.c
agemio 0:14f16771fe40 4 * @author MCD Application Team
agemio 0:14f16771fe40 5 * @version V1.0.0
agemio 0:14f16771fe40 6 * @date 25-June-2015
agemio 0:14f16771fe40 7 * @brief This file includes the SDRAM driver for the MT48LC4M32B2B5-7 memory
agemio 0:14f16771fe40 8 * device mounted on STM32746G-Discovery board.
agemio 0:14f16771fe40 9 @verbatim
agemio 0:14f16771fe40 10 1. How To use this driver:
agemio 0:14f16771fe40 11 --------------------------
agemio 0:14f16771fe40 12 - This driver is used to drive the MT48LC4M32B2B5-7 SDRAM external memory mounted
agemio 0:14f16771fe40 13 on STM32746G-Discovery board.
agemio 0:14f16771fe40 14 - This driver does not need a specific component driver for the SDRAM device
agemio 0:14f16771fe40 15 to be included with.
agemio 0:14f16771fe40 16
agemio 0:14f16771fe40 17 2. Driver description:
agemio 0:14f16771fe40 18 ---------------------
agemio 0:14f16771fe40 19 + Initialization steps:
agemio 0:14f16771fe40 20 o Initialize the SDRAM external memory using the BSP_SDRAM_Init() function. This
agemio 0:14f16771fe40 21 function includes the MSP layer hardware resources initialization and the
agemio 0:14f16771fe40 22 FMC controller configuration to interface with the external SDRAM memory.
agemio 0:14f16771fe40 23 o It contains the SDRAM initialization sequence to program the SDRAM external
agemio 0:14f16771fe40 24 device using the function BSP_SDRAM_Initialization_sequence(). Note that this
agemio 0:14f16771fe40 25 sequence is standard for all SDRAM devices, but can include some differences
agemio 0:14f16771fe40 26 from a device to another. If it is the case, the right sequence should be
agemio 0:14f16771fe40 27 implemented separately.
agemio 0:14f16771fe40 28
agemio 0:14f16771fe40 29 + SDRAM read/write operations
agemio 0:14f16771fe40 30 o SDRAM external memory can be accessed with read/write operations once it is
agemio 0:14f16771fe40 31 initialized.
agemio 0:14f16771fe40 32 Read/write operation can be performed with AHB access using the functions
agemio 0:14f16771fe40 33 BSP_SDRAM_ReadData()/BSP_SDRAM_WriteData(), or by DMA transfer using the functions
agemio 0:14f16771fe40 34 BSP_SDRAM_ReadData_DMA()/BSP_SDRAM_WriteData_DMA().
agemio 0:14f16771fe40 35 o The AHB access is performed with 32-bit width transaction, the DMA transfer
agemio 0:14f16771fe40 36 configuration is fixed at single (no burst) word transfer (see the
agemio 0:14f16771fe40 37 SDRAM_MspInit() static function).
agemio 0:14f16771fe40 38 o User can implement his own functions for read/write access with his desired
agemio 0:14f16771fe40 39 configurations.
agemio 0:14f16771fe40 40 o If interrupt mode is used for DMA transfer, the function BSP_SDRAM_DMA_IRQHandler()
agemio 0:14f16771fe40 41 is called in IRQ handler file, to serve the generated interrupt once the DMA
agemio 0:14f16771fe40 42 transfer is complete.
agemio 0:14f16771fe40 43 o You can send a command to the SDRAM device in runtime using the function
agemio 0:14f16771fe40 44 BSP_SDRAM_Sendcmd(), and giving the desired command as parameter chosen between
agemio 0:14f16771fe40 45 the predefined commands of the "FMC_SDRAM_CommandTypeDef" structure.
agemio 0:14f16771fe40 46
agemio 0:14f16771fe40 47 @endverbatim
agemio 0:14f16771fe40 48 ******************************************************************************
agemio 0:14f16771fe40 49 * @attention
agemio 0:14f16771fe40 50 *
agemio 0:14f16771fe40 51 * <h2><center>&copy; COPYRIGHT(c) 2015 STMicroelectronics</center></h2>
agemio 0:14f16771fe40 52 *
agemio 0:14f16771fe40 53 * Redistribution and use in source and binary forms, with or without modification,
agemio 0:14f16771fe40 54 * are permitted provided that the following conditions are met:
agemio 0:14f16771fe40 55 * 1. Redistributions of source code must retain the above copyright notice,
agemio 0:14f16771fe40 56 * this list of conditions and the following disclaimer.
agemio 0:14f16771fe40 57 * 2. Redistributions in binary form must reproduce the above copyright notice,
agemio 0:14f16771fe40 58 * this list of conditions and the following disclaimer in the documentation
agemio 0:14f16771fe40 59 * and/or other materials provided with the distribution.
agemio 0:14f16771fe40 60 * 3. Neither the name of STMicroelectronics nor the names of its contributors
agemio 0:14f16771fe40 61 * may be used to endorse or promote products derived from this software
agemio 0:14f16771fe40 62 * without specific prior written permission.
agemio 0:14f16771fe40 63 *
agemio 0:14f16771fe40 64 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
agemio 0:14f16771fe40 65 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
agemio 0:14f16771fe40 66 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
agemio 0:14f16771fe40 67 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
agemio 0:14f16771fe40 68 * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
agemio 0:14f16771fe40 69 * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
agemio 0:14f16771fe40 70 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
agemio 0:14f16771fe40 71 * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
agemio 0:14f16771fe40 72 * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
agemio 0:14f16771fe40 73 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
agemio 0:14f16771fe40 74 *
agemio 0:14f16771fe40 75 ******************************************************************************
agemio 0:14f16771fe40 76 */
agemio 0:14f16771fe40 77
agemio 0:14f16771fe40 78 /* Includes ------------------------------------------------------------------*/
agemio 0:14f16771fe40 79 #include "stm32746g_discovery_sdram.h"
agemio 0:14f16771fe40 80
agemio 0:14f16771fe40 81 // mbed function to replace HAL_Delay function
agemio 0:14f16771fe40 82 void wait_ms(int ms);
agemio 0:14f16771fe40 83
agemio 0:14f16771fe40 84 /** @addtogroup BSP
agemio 0:14f16771fe40 85 * @{
agemio 0:14f16771fe40 86 */
agemio 0:14f16771fe40 87
agemio 0:14f16771fe40 88 /** @addtogroup STM32746G_DISCOVERY
agemio 0:14f16771fe40 89 * @{
agemio 0:14f16771fe40 90 */
agemio 0:14f16771fe40 91
agemio 0:14f16771fe40 92 /** @defgroup STM32746G_DISCOVERY_SDRAM STM32746G_DISCOVERY_SDRAM
agemio 0:14f16771fe40 93 * @{
agemio 0:14f16771fe40 94 */
agemio 0:14f16771fe40 95
agemio 0:14f16771fe40 96 /** @defgroup STM32746G_DISCOVERY_SDRAM_Private_Types_Definitions STM32746G_DISCOVERY_SDRAM Private Types Definitions
agemio 0:14f16771fe40 97 * @{
agemio 0:14f16771fe40 98 */
agemio 0:14f16771fe40 99 /**
agemio 0:14f16771fe40 100 * @}
agemio 0:14f16771fe40 101 */
agemio 0:14f16771fe40 102
agemio 0:14f16771fe40 103 /** @defgroup STM32746G_DISCOVERY_SDRAM_Private_Defines STM32746G_DISCOVERY_SDRAM Private Defines
agemio 0:14f16771fe40 104 * @{
agemio 0:14f16771fe40 105 */
agemio 0:14f16771fe40 106 /**
agemio 0:14f16771fe40 107 * @}
agemio 0:14f16771fe40 108 */
agemio 0:14f16771fe40 109
agemio 0:14f16771fe40 110 /** @defgroup STM32746G_DISCOVERY_SDRAM_Private_Macros STM32746G_DISCOVERY_SDRAM Private Macros
agemio 0:14f16771fe40 111 * @{
agemio 0:14f16771fe40 112 */
agemio 0:14f16771fe40 113 /**
agemio 0:14f16771fe40 114 * @}
agemio 0:14f16771fe40 115 */
agemio 0:14f16771fe40 116
agemio 0:14f16771fe40 117 /** @defgroup STM32746G_DISCOVERY_SDRAM_Private_Variables STM32746G_DISCOVERY_SDRAM Private Variables
agemio 0:14f16771fe40 118 * @{
agemio 0:14f16771fe40 119 */
agemio 0:14f16771fe40 120 static SDRAM_HandleTypeDef sdramHandle;
agemio 0:14f16771fe40 121 static FMC_SDRAM_TimingTypeDef Timing;
agemio 0:14f16771fe40 122 static FMC_SDRAM_CommandTypeDef Command;
agemio 0:14f16771fe40 123 /**
agemio 0:14f16771fe40 124 * @}
agemio 0:14f16771fe40 125 */
agemio 0:14f16771fe40 126
agemio 0:14f16771fe40 127 /** @defgroup STM32746G_DISCOVERY_SDRAM_Private_Function_Prototypes STM32746G_DISCOVERY_SDRAM Private Function Prototypes
agemio 0:14f16771fe40 128 * @{
agemio 0:14f16771fe40 129 */
agemio 0:14f16771fe40 130 /**
agemio 0:14f16771fe40 131 * @}
agemio 0:14f16771fe40 132 */
agemio 0:14f16771fe40 133
agemio 0:14f16771fe40 134 /** @defgroup STM32746G_DISCOVERY_SDRAM_Exported_Functions STM32746G_DISCOVERY_SDRAM Exported Functions
agemio 0:14f16771fe40 135 * @{
agemio 0:14f16771fe40 136 */
agemio 0:14f16771fe40 137
agemio 0:14f16771fe40 138 /**
agemio 0:14f16771fe40 139 * @brief Initializes the SDRAM device.
agemio 0:14f16771fe40 140 * @retval SDRAM status
agemio 0:14f16771fe40 141 */
agemio 0:14f16771fe40 142 uint8_t BSP_SDRAM_Init(void)
agemio 0:14f16771fe40 143 {
agemio 0:14f16771fe40 144 static uint8_t sdramstatus = SDRAM_ERROR;
agemio 0:14f16771fe40 145 /* SDRAM device configuration */
agemio 0:14f16771fe40 146 sdramHandle.Instance = FMC_SDRAM_DEVICE;
agemio 0:14f16771fe40 147
agemio 0:14f16771fe40 148 /* Timing configuration for 100Mhz as SD clock frequency (System clock is up to 200Mhz) */
agemio 0:14f16771fe40 149 Timing.LoadToActiveDelay = 2;
agemio 0:14f16771fe40 150 Timing.ExitSelfRefreshDelay = 7;
agemio 0:14f16771fe40 151 Timing.SelfRefreshTime = 4;
agemio 0:14f16771fe40 152 Timing.RowCycleDelay = 7;
agemio 0:14f16771fe40 153 Timing.WriteRecoveryTime = 2;
agemio 0:14f16771fe40 154 Timing.RPDelay = 2;
agemio 0:14f16771fe40 155 Timing.RCDDelay = 2;
agemio 0:14f16771fe40 156
agemio 0:14f16771fe40 157 sdramHandle.Init.SDBank = FMC_SDRAM_BANK1;
agemio 0:14f16771fe40 158 sdramHandle.Init.ColumnBitsNumber = FMC_SDRAM_COLUMN_BITS_NUM_8;
agemio 0:14f16771fe40 159 sdramHandle.Init.RowBitsNumber = FMC_SDRAM_ROW_BITS_NUM_12;
agemio 0:14f16771fe40 160 sdramHandle.Init.MemoryDataWidth = SDRAM_MEMORY_WIDTH;
agemio 0:14f16771fe40 161 sdramHandle.Init.InternalBankNumber = FMC_SDRAM_INTERN_BANKS_NUM_4;
agemio 0:14f16771fe40 162 sdramHandle.Init.CASLatency = FMC_SDRAM_CAS_LATENCY_2;
agemio 0:14f16771fe40 163 sdramHandle.Init.WriteProtection = FMC_SDRAM_WRITE_PROTECTION_DISABLE;
agemio 0:14f16771fe40 164 sdramHandle.Init.SDClockPeriod = SDCLOCK_PERIOD;
agemio 0:14f16771fe40 165 sdramHandle.Init.ReadBurst = FMC_SDRAM_RBURST_ENABLE;
agemio 0:14f16771fe40 166 sdramHandle.Init.ReadPipeDelay = FMC_SDRAM_RPIPE_DELAY_0;
agemio 0:14f16771fe40 167
agemio 0:14f16771fe40 168 /* SDRAM controller initialization */
agemio 0:14f16771fe40 169
agemio 0:14f16771fe40 170 BSP_SDRAM_MspInit(&sdramHandle, NULL); /* __weak function can be rewritten by the application */
agemio 0:14f16771fe40 171
agemio 0:14f16771fe40 172 if(HAL_SDRAM_Init(&sdramHandle, &Timing) != HAL_OK)
agemio 0:14f16771fe40 173 {
agemio 0:14f16771fe40 174 sdramstatus = SDRAM_ERROR;
agemio 0:14f16771fe40 175 }
agemio 0:14f16771fe40 176 else
agemio 0:14f16771fe40 177 {
agemio 0:14f16771fe40 178 sdramstatus = SDRAM_OK;
agemio 0:14f16771fe40 179 }
agemio 0:14f16771fe40 180
agemio 0:14f16771fe40 181 /* SDRAM initialization sequence */
agemio 0:14f16771fe40 182 BSP_SDRAM_Initialization_sequence(REFRESH_COUNT);
agemio 0:14f16771fe40 183
agemio 0:14f16771fe40 184 return sdramstatus;
agemio 0:14f16771fe40 185 }
agemio 0:14f16771fe40 186
agemio 0:14f16771fe40 187 /**
agemio 0:14f16771fe40 188 * @brief DeInitializes the SDRAM device.
agemio 0:14f16771fe40 189 * @retval SDRAM status
agemio 0:14f16771fe40 190 */
agemio 0:14f16771fe40 191 uint8_t BSP_SDRAM_DeInit(void)
agemio 0:14f16771fe40 192 {
agemio 0:14f16771fe40 193 static uint8_t sdramstatus = SDRAM_ERROR;
agemio 0:14f16771fe40 194 /* SDRAM device de-initialization */
agemio 0:14f16771fe40 195 sdramHandle.Instance = FMC_SDRAM_DEVICE;
agemio 0:14f16771fe40 196
agemio 0:14f16771fe40 197 if(HAL_SDRAM_DeInit(&sdramHandle) != HAL_OK)
agemio 0:14f16771fe40 198 {
agemio 0:14f16771fe40 199 sdramstatus = SDRAM_ERROR;
agemio 0:14f16771fe40 200 }
agemio 0:14f16771fe40 201 else
agemio 0:14f16771fe40 202 {
agemio 0:14f16771fe40 203 sdramstatus = SDRAM_OK;
agemio 0:14f16771fe40 204 }
agemio 0:14f16771fe40 205
agemio 0:14f16771fe40 206 /* SDRAM controller de-initialization */
agemio 0:14f16771fe40 207 BSP_SDRAM_MspDeInit(&sdramHandle, NULL);
agemio 0:14f16771fe40 208
agemio 0:14f16771fe40 209 return sdramstatus;
agemio 0:14f16771fe40 210 }
agemio 0:14f16771fe40 211
agemio 0:14f16771fe40 212 /**
agemio 0:14f16771fe40 213 * @brief Programs the SDRAM device.
agemio 0:14f16771fe40 214 * @param RefreshCount: SDRAM refresh counter value
agemio 0:14f16771fe40 215 * @retval None
agemio 0:14f16771fe40 216 */
agemio 0:14f16771fe40 217 void BSP_SDRAM_Initialization_sequence(uint32_t RefreshCount)
agemio 0:14f16771fe40 218 {
agemio 0:14f16771fe40 219 __IO uint32_t tmpmrd = 0;
agemio 0:14f16771fe40 220
agemio 0:14f16771fe40 221 /* Step 1: Configure a clock configuration enable command */
agemio 0:14f16771fe40 222 Command.CommandMode = FMC_SDRAM_CMD_CLK_ENABLE;
agemio 0:14f16771fe40 223 Command.CommandTarget = FMC_SDRAM_CMD_TARGET_BANK1;
agemio 0:14f16771fe40 224 Command.AutoRefreshNumber = 1;
agemio 0:14f16771fe40 225 Command.ModeRegisterDefinition = 0;
agemio 0:14f16771fe40 226
agemio 0:14f16771fe40 227 /* Send the command */
agemio 0:14f16771fe40 228 HAL_SDRAM_SendCommand(&sdramHandle, &Command, SDRAM_TIMEOUT);
agemio 0:14f16771fe40 229
agemio 0:14f16771fe40 230 /* Step 2: Insert 100 us minimum delay */
agemio 0:14f16771fe40 231 /* Inserted delay is equal to 1 ms due to systick time base unit (ms) */
agemio 0:14f16771fe40 232 //HAL_Delay(1);
agemio 0:14f16771fe40 233 wait_ms(1);
agemio 0:14f16771fe40 234
agemio 0:14f16771fe40 235 /* Step 3: Configure a PALL (precharge all) command */
agemio 0:14f16771fe40 236 Command.CommandMode = FMC_SDRAM_CMD_PALL;
agemio 0:14f16771fe40 237 Command.CommandTarget = FMC_SDRAM_CMD_TARGET_BANK1;
agemio 0:14f16771fe40 238 Command.AutoRefreshNumber = 1;
agemio 0:14f16771fe40 239 Command.ModeRegisterDefinition = 0;
agemio 0:14f16771fe40 240
agemio 0:14f16771fe40 241 /* Send the command */
agemio 0:14f16771fe40 242 HAL_SDRAM_SendCommand(&sdramHandle, &Command, SDRAM_TIMEOUT);
agemio 0:14f16771fe40 243
agemio 0:14f16771fe40 244 /* Step 4: Configure an Auto Refresh command */
agemio 0:14f16771fe40 245 Command.CommandMode = FMC_SDRAM_CMD_AUTOREFRESH_MODE;
agemio 0:14f16771fe40 246 Command.CommandTarget = FMC_SDRAM_CMD_TARGET_BANK1;
agemio 0:14f16771fe40 247 Command.AutoRefreshNumber = 8;
agemio 0:14f16771fe40 248 Command.ModeRegisterDefinition = 0;
agemio 0:14f16771fe40 249
agemio 0:14f16771fe40 250 /* Send the command */
agemio 0:14f16771fe40 251 HAL_SDRAM_SendCommand(&sdramHandle, &Command, SDRAM_TIMEOUT);
agemio 0:14f16771fe40 252
agemio 0:14f16771fe40 253 /* Step 5: Program the external memory mode register */
agemio 0:14f16771fe40 254 tmpmrd = (uint32_t)SDRAM_MODEREG_BURST_LENGTH_1 |\
agemio 0:14f16771fe40 255 SDRAM_MODEREG_BURST_TYPE_SEQUENTIAL |\
agemio 0:14f16771fe40 256 SDRAM_MODEREG_CAS_LATENCY_2 |\
agemio 0:14f16771fe40 257 SDRAM_MODEREG_OPERATING_MODE_STANDARD |\
agemio 0:14f16771fe40 258 SDRAM_MODEREG_WRITEBURST_MODE_SINGLE;
agemio 0:14f16771fe40 259
agemio 0:14f16771fe40 260 Command.CommandMode = FMC_SDRAM_CMD_LOAD_MODE;
agemio 0:14f16771fe40 261 Command.CommandTarget = FMC_SDRAM_CMD_TARGET_BANK1;
agemio 0:14f16771fe40 262 Command.AutoRefreshNumber = 1;
agemio 0:14f16771fe40 263 Command.ModeRegisterDefinition = tmpmrd;
agemio 0:14f16771fe40 264
agemio 0:14f16771fe40 265 /* Send the command */
agemio 0:14f16771fe40 266 HAL_SDRAM_SendCommand(&sdramHandle, &Command, SDRAM_TIMEOUT);
agemio 0:14f16771fe40 267
agemio 0:14f16771fe40 268 /* Step 6: Set the refresh rate counter */
agemio 0:14f16771fe40 269 /* Set the device refresh rate */
agemio 0:14f16771fe40 270 HAL_SDRAM_ProgramRefreshRate(&sdramHandle, RefreshCount);
agemio 0:14f16771fe40 271 }
agemio 0:14f16771fe40 272
agemio 0:14f16771fe40 273 /**
agemio 0:14f16771fe40 274 * @brief Reads an amount of data from the SDRAM memory in polling mode.
agemio 0:14f16771fe40 275 * @param uwStartAddress: Read start address
agemio 0:14f16771fe40 276 * @param pData: Pointer to data to be read
agemio 0:14f16771fe40 277 * @param uwDataSize: Size of read data from the memory
agemio 0:14f16771fe40 278 * @retval SDRAM status
agemio 0:14f16771fe40 279 */
agemio 0:14f16771fe40 280 uint8_t BSP_SDRAM_ReadData(uint32_t uwStartAddress, uint32_t *pData, uint32_t uwDataSize)
agemio 0:14f16771fe40 281 {
agemio 0:14f16771fe40 282 if(HAL_SDRAM_Read_32b(&sdramHandle, (uint32_t *)uwStartAddress, pData, uwDataSize) != HAL_OK)
agemio 0:14f16771fe40 283 {
agemio 0:14f16771fe40 284 return SDRAM_ERROR;
agemio 0:14f16771fe40 285 }
agemio 0:14f16771fe40 286 else
agemio 0:14f16771fe40 287 {
agemio 0:14f16771fe40 288 return SDRAM_OK;
agemio 0:14f16771fe40 289 }
agemio 0:14f16771fe40 290 }
agemio 0:14f16771fe40 291
agemio 0:14f16771fe40 292 /**
agemio 0:14f16771fe40 293 * @brief Reads an amount of data from the SDRAM memory in DMA mode.
agemio 0:14f16771fe40 294 * @param uwStartAddress: Read start address
agemio 0:14f16771fe40 295 * @param pData: Pointer to data to be read
agemio 0:14f16771fe40 296 * @param uwDataSize: Size of read data from the memory
agemio 0:14f16771fe40 297 * @retval SDRAM status
agemio 0:14f16771fe40 298 */
agemio 0:14f16771fe40 299 uint8_t BSP_SDRAM_ReadData_DMA(uint32_t uwStartAddress, uint32_t *pData, uint32_t uwDataSize)
agemio 0:14f16771fe40 300 {
agemio 0:14f16771fe40 301 if(HAL_SDRAM_Read_DMA(&sdramHandle, (uint32_t *)uwStartAddress, pData, uwDataSize) != HAL_OK)
agemio 0:14f16771fe40 302 {
agemio 0:14f16771fe40 303 return SDRAM_ERROR;
agemio 0:14f16771fe40 304 }
agemio 0:14f16771fe40 305 else
agemio 0:14f16771fe40 306 {
agemio 0:14f16771fe40 307 return SDRAM_OK;
agemio 0:14f16771fe40 308 }
agemio 0:14f16771fe40 309 }
agemio 0:14f16771fe40 310
agemio 0:14f16771fe40 311 /**
agemio 0:14f16771fe40 312 * @brief Writes an amount of data to the SDRAM memory in polling mode.
agemio 0:14f16771fe40 313 * @param uwStartAddress: Write start address
agemio 0:14f16771fe40 314 * @param pData: Pointer to data to be written
agemio 0:14f16771fe40 315 * @param uwDataSize: Size of written data from the memory
agemio 0:14f16771fe40 316 * @retval SDRAM status
agemio 0:14f16771fe40 317 */
agemio 0:14f16771fe40 318 uint8_t BSP_SDRAM_WriteData(uint32_t uwStartAddress, uint32_t *pData, uint32_t uwDataSize)
agemio 0:14f16771fe40 319 {
agemio 0:14f16771fe40 320 if(HAL_SDRAM_Write_32b(&sdramHandle, (uint32_t *)uwStartAddress, pData, uwDataSize) != HAL_OK)
agemio 0:14f16771fe40 321 {
agemio 0:14f16771fe40 322 return SDRAM_ERROR;
agemio 0:14f16771fe40 323 }
agemio 0:14f16771fe40 324 else
agemio 0:14f16771fe40 325 {
agemio 0:14f16771fe40 326 return SDRAM_OK;
agemio 0:14f16771fe40 327 }
agemio 0:14f16771fe40 328 }
agemio 0:14f16771fe40 329
agemio 0:14f16771fe40 330 /**
agemio 0:14f16771fe40 331 * @brief Writes an amount of data to the SDRAM memory in DMA mode.
agemio 0:14f16771fe40 332 * @param uwStartAddress: Write start address
agemio 0:14f16771fe40 333 * @param pData: Pointer to data to be written
agemio 0:14f16771fe40 334 * @param uwDataSize: Size of written data from the memory
agemio 0:14f16771fe40 335 * @retval SDRAM status
agemio 0:14f16771fe40 336 */
agemio 0:14f16771fe40 337 uint8_t BSP_SDRAM_WriteData_DMA(uint32_t uwStartAddress, uint32_t *pData, uint32_t uwDataSize)
agemio 0:14f16771fe40 338 {
agemio 0:14f16771fe40 339 if(HAL_SDRAM_Write_DMA(&sdramHandle, (uint32_t *)uwStartAddress, pData, uwDataSize) != HAL_OK)
agemio 0:14f16771fe40 340 {
agemio 0:14f16771fe40 341 return SDRAM_ERROR;
agemio 0:14f16771fe40 342 }
agemio 0:14f16771fe40 343 else
agemio 0:14f16771fe40 344 {
agemio 0:14f16771fe40 345 return SDRAM_OK;
agemio 0:14f16771fe40 346 }
agemio 0:14f16771fe40 347 }
agemio 0:14f16771fe40 348
agemio 0:14f16771fe40 349 /**
agemio 0:14f16771fe40 350 * @brief Sends command to the SDRAM bank.
agemio 0:14f16771fe40 351 * @param SdramCmd: Pointer to SDRAM command structure
agemio 0:14f16771fe40 352 * @retval SDRAM status
agemio 0:14f16771fe40 353 */
agemio 0:14f16771fe40 354 uint8_t BSP_SDRAM_Sendcmd(FMC_SDRAM_CommandTypeDef *SdramCmd)
agemio 0:14f16771fe40 355 {
agemio 0:14f16771fe40 356 if(HAL_SDRAM_SendCommand(&sdramHandle, SdramCmd, SDRAM_TIMEOUT) != HAL_OK)
agemio 0:14f16771fe40 357 {
agemio 0:14f16771fe40 358 return SDRAM_ERROR;
agemio 0:14f16771fe40 359 }
agemio 0:14f16771fe40 360 else
agemio 0:14f16771fe40 361 {
agemio 0:14f16771fe40 362 return SDRAM_OK;
agemio 0:14f16771fe40 363 }
agemio 0:14f16771fe40 364 }
agemio 0:14f16771fe40 365
agemio 0:14f16771fe40 366 /**
agemio 0:14f16771fe40 367 * @brief Handles SDRAM DMA transfer interrupt request.
agemio 0:14f16771fe40 368 * @retval None
agemio 0:14f16771fe40 369 */
agemio 0:14f16771fe40 370 void BSP_SDRAM_DMA_IRQHandler(void)
agemio 0:14f16771fe40 371 {
agemio 0:14f16771fe40 372 HAL_DMA_IRQHandler(sdramHandle.hdma);
agemio 0:14f16771fe40 373 }
agemio 0:14f16771fe40 374
agemio 0:14f16771fe40 375 /**
agemio 0:14f16771fe40 376 * @brief Initializes SDRAM MSP.
agemio 0:14f16771fe40 377 * @param hsdram: SDRAM handle
agemio 0:14f16771fe40 378 * @param Params
agemio 0:14f16771fe40 379 * @retval None
agemio 0:14f16771fe40 380 */
agemio 0:14f16771fe40 381 __weak void BSP_SDRAM_MspInit(SDRAM_HandleTypeDef *hsdram, void *Params)
agemio 0:14f16771fe40 382 {
agemio 0:14f16771fe40 383 static DMA_HandleTypeDef dma_handle;
agemio 0:14f16771fe40 384 GPIO_InitTypeDef gpio_init_structure;
agemio 0:14f16771fe40 385
agemio 0:14f16771fe40 386 /* Enable FMC clock */
agemio 0:14f16771fe40 387 __HAL_RCC_FMC_CLK_ENABLE();
agemio 0:14f16771fe40 388
agemio 0:14f16771fe40 389 /* Enable chosen DMAx clock */
agemio 0:14f16771fe40 390 __DMAx_CLK_ENABLE();
agemio 0:14f16771fe40 391
agemio 0:14f16771fe40 392 /* Enable GPIOs clock */
agemio 0:14f16771fe40 393 __HAL_RCC_GPIOC_CLK_ENABLE();
agemio 0:14f16771fe40 394 __HAL_RCC_GPIOD_CLK_ENABLE();
agemio 0:14f16771fe40 395 __HAL_RCC_GPIOE_CLK_ENABLE();
agemio 0:14f16771fe40 396 __HAL_RCC_GPIOF_CLK_ENABLE();
agemio 0:14f16771fe40 397 __HAL_RCC_GPIOG_CLK_ENABLE();
agemio 0:14f16771fe40 398 __HAL_RCC_GPIOH_CLK_ENABLE();
agemio 0:14f16771fe40 399
agemio 0:14f16771fe40 400 /* Common GPIO configuration */
agemio 0:14f16771fe40 401 gpio_init_structure.Mode = GPIO_MODE_AF_PP;
agemio 0:14f16771fe40 402 gpio_init_structure.Pull = GPIO_PULLUP;
agemio 0:14f16771fe40 403 gpio_init_structure.Speed = GPIO_SPEED_FAST;
agemio 0:14f16771fe40 404 gpio_init_structure.Alternate = GPIO_AF12_FMC;
agemio 0:14f16771fe40 405
agemio 0:14f16771fe40 406 /* GPIOC configuration */
agemio 0:14f16771fe40 407 gpio_init_structure.Pin = GPIO_PIN_3;
agemio 0:14f16771fe40 408 HAL_GPIO_Init(GPIOC, &gpio_init_structure);
agemio 0:14f16771fe40 409
agemio 0:14f16771fe40 410 /* GPIOD configuration */
agemio 0:14f16771fe40 411 gpio_init_structure.Pin = GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_3 | GPIO_PIN_8 | GPIO_PIN_9 |
agemio 0:14f16771fe40 412 GPIO_PIN_10 | GPIO_PIN_14 | GPIO_PIN_15;
agemio 0:14f16771fe40 413 HAL_GPIO_Init(GPIOD, &gpio_init_structure);
agemio 0:14f16771fe40 414
agemio 0:14f16771fe40 415 /* GPIOE configuration */
agemio 0:14f16771fe40 416 gpio_init_structure.Pin = GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_7| GPIO_PIN_8 | GPIO_PIN_9 |\
agemio 0:14f16771fe40 417 GPIO_PIN_10 | GPIO_PIN_11 | GPIO_PIN_12 | GPIO_PIN_13 | GPIO_PIN_14 |\
agemio 0:14f16771fe40 418 GPIO_PIN_15;
agemio 0:14f16771fe40 419 HAL_GPIO_Init(GPIOE, &gpio_init_structure);
agemio 0:14f16771fe40 420
agemio 0:14f16771fe40 421 /* GPIOF configuration */
agemio 0:14f16771fe40 422 gpio_init_structure.Pin = GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2| GPIO_PIN_3 | GPIO_PIN_4 |\
agemio 0:14f16771fe40 423 GPIO_PIN_5 | GPIO_PIN_11 | GPIO_PIN_12 | GPIO_PIN_13 | GPIO_PIN_14 |\
agemio 0:14f16771fe40 424 GPIO_PIN_15;
agemio 0:14f16771fe40 425 HAL_GPIO_Init(GPIOF, &gpio_init_structure);
agemio 0:14f16771fe40 426
agemio 0:14f16771fe40 427 /* GPIOG configuration */
agemio 0:14f16771fe40 428 gpio_init_structure.Pin = GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_4| GPIO_PIN_5 | GPIO_PIN_8 |\
agemio 0:14f16771fe40 429 GPIO_PIN_15;
agemio 0:14f16771fe40 430 HAL_GPIO_Init(GPIOG, &gpio_init_structure);
agemio 0:14f16771fe40 431
agemio 0:14f16771fe40 432 /* GPIOH configuration */
agemio 0:14f16771fe40 433 gpio_init_structure.Pin = GPIO_PIN_3 | GPIO_PIN_5;
agemio 0:14f16771fe40 434 HAL_GPIO_Init(GPIOH, &gpio_init_structure);
agemio 0:14f16771fe40 435
agemio 0:14f16771fe40 436 /* Configure common DMA parameters */
agemio 0:14f16771fe40 437 dma_handle.Init.Channel = SDRAM_DMAx_CHANNEL;
agemio 0:14f16771fe40 438 dma_handle.Init.Direction = DMA_MEMORY_TO_MEMORY;
agemio 0:14f16771fe40 439 dma_handle.Init.PeriphInc = DMA_PINC_ENABLE;
agemio 0:14f16771fe40 440 dma_handle.Init.MemInc = DMA_MINC_ENABLE;
agemio 0:14f16771fe40 441 dma_handle.Init.PeriphDataAlignment = DMA_PDATAALIGN_WORD;
agemio 0:14f16771fe40 442 dma_handle.Init.MemDataAlignment = DMA_MDATAALIGN_WORD;
agemio 0:14f16771fe40 443 dma_handle.Init.Mode = DMA_NORMAL;
agemio 0:14f16771fe40 444 dma_handle.Init.Priority = DMA_PRIORITY_HIGH;
agemio 0:14f16771fe40 445 dma_handle.Init.FIFOMode = DMA_FIFOMODE_DISABLE;
agemio 0:14f16771fe40 446 dma_handle.Init.FIFOThreshold = DMA_FIFO_THRESHOLD_FULL;
agemio 0:14f16771fe40 447 dma_handle.Init.MemBurst = DMA_MBURST_SINGLE;
agemio 0:14f16771fe40 448 dma_handle.Init.PeriphBurst = DMA_PBURST_SINGLE;
agemio 0:14f16771fe40 449
agemio 0:14f16771fe40 450 dma_handle.Instance = SDRAM_DMAx_STREAM;
agemio 0:14f16771fe40 451
agemio 0:14f16771fe40 452 /* Associate the DMA handle */
agemio 0:14f16771fe40 453 __HAL_LINKDMA(hsdram, hdma, dma_handle);
agemio 0:14f16771fe40 454
agemio 0:14f16771fe40 455 /* Deinitialize the stream for new transfer */
agemio 0:14f16771fe40 456 HAL_DMA_DeInit(&dma_handle);
agemio 0:14f16771fe40 457
agemio 0:14f16771fe40 458 /* Configure the DMA stream */
agemio 0:14f16771fe40 459 HAL_DMA_Init(&dma_handle);
agemio 0:14f16771fe40 460
agemio 0:14f16771fe40 461 /* NVIC configuration for DMA transfer complete interrupt */
agemio 0:14f16771fe40 462 HAL_NVIC_SetPriority(SDRAM_DMAx_IRQn, 5, 0);
agemio 0:14f16771fe40 463 HAL_NVIC_EnableIRQ(SDRAM_DMAx_IRQn);
agemio 0:14f16771fe40 464 }
agemio 0:14f16771fe40 465
agemio 0:14f16771fe40 466 /**
agemio 0:14f16771fe40 467 * @brief DeInitializes SDRAM MSP.
agemio 0:14f16771fe40 468 * @param hsdram: SDRAM handle
agemio 0:14f16771fe40 469 * @param Params
agemio 0:14f16771fe40 470 * @retval None
agemio 0:14f16771fe40 471 */
agemio 0:14f16771fe40 472 __weak void BSP_SDRAM_MspDeInit(SDRAM_HandleTypeDef *hsdram, void *Params)
agemio 0:14f16771fe40 473 {
agemio 0:14f16771fe40 474 static DMA_HandleTypeDef dma_handle;
agemio 0:14f16771fe40 475
agemio 0:14f16771fe40 476 /* Disable NVIC configuration for DMA interrupt */
agemio 0:14f16771fe40 477 HAL_NVIC_DisableIRQ(SDRAM_DMAx_IRQn);
agemio 0:14f16771fe40 478
agemio 0:14f16771fe40 479 /* Deinitialize the stream for new transfer */
agemio 0:14f16771fe40 480 dma_handle.Instance = SDRAM_DMAx_STREAM;
agemio 0:14f16771fe40 481 HAL_DMA_DeInit(&dma_handle);
agemio 0:14f16771fe40 482
agemio 0:14f16771fe40 483 /* GPIO pins clock, FMC clock and DMA clock can be shut down in the applications
agemio 0:14f16771fe40 484 by surcharging this __weak function */
agemio 0:14f16771fe40 485 }
agemio 0:14f16771fe40 486
agemio 0:14f16771fe40 487 /**
agemio 0:14f16771fe40 488 * @}
agemio 0:14f16771fe40 489 */
agemio 0:14f16771fe40 490
agemio 0:14f16771fe40 491 /**
agemio 0:14f16771fe40 492 * @}
agemio 0:14f16771fe40 493 */
agemio 0:14f16771fe40 494
agemio 0:14f16771fe40 495 /**
agemio 0:14f16771fe40 496 * @}
agemio 0:14f16771fe40 497 */
agemio 0:14f16771fe40 498
agemio 0:14f16771fe40 499 /**
agemio 0:14f16771fe40 500 * @}
agemio 0:14f16771fe40 501 */
agemio 0:14f16771fe40 502
agemio 0:14f16771fe40 503 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/