The official mbed C/C SDK provides the software platform and libraries to build your applications.
Fork of mbed by
TARGET_EFM32WG_STK3800/efm32wg_fpueh.h@99:7f6c6de930c0, 2015-05-03 (annotated)
- Committer:
- Mikchel
- Date:
- Sun May 03 16:04:42 2015 +0000
- Revision:
- 99:7f6c6de930c0
- Parent:
- 98:8ab26030e058
12
Who changed what in which revision?
User | Revision | Line number | New contents of line |
---|---|---|---|
Kojto | 98:8ab26030e058 | 1 | /**************************************************************************//** |
Kojto | 98:8ab26030e058 | 2 | * @file efm32wg_fpueh.h |
Kojto | 98:8ab26030e058 | 3 | * @brief EFM32WG_FPUEH register and bit field definitions |
Kojto | 98:8ab26030e058 | 4 | * @version 3.20.6 |
Kojto | 98:8ab26030e058 | 5 | ****************************************************************************** |
Kojto | 98:8ab26030e058 | 6 | * @section License |
Kojto | 98:8ab26030e058 | 7 | * <b>(C) Copyright 2014 Silicon Laboratories, Inc. http://www.silabs.com</b> |
Kojto | 98:8ab26030e058 | 8 | ****************************************************************************** |
Kojto | 98:8ab26030e058 | 9 | * |
Kojto | 98:8ab26030e058 | 10 | * Permission is granted to anyone to use this software for any purpose, |
Kojto | 98:8ab26030e058 | 11 | * including commercial applications, and to alter it and redistribute it |
Kojto | 98:8ab26030e058 | 12 | * freely, subject to the following restrictions: |
Kojto | 98:8ab26030e058 | 13 | * |
Kojto | 98:8ab26030e058 | 14 | * 1. The origin of this software must not be misrepresented; you must not |
Kojto | 98:8ab26030e058 | 15 | * claim that you wrote the original software.@n |
Kojto | 98:8ab26030e058 | 16 | * 2. Altered source versions must be plainly marked as such, and must not be |
Kojto | 98:8ab26030e058 | 17 | * misrepresented as being the original software.@n |
Kojto | 98:8ab26030e058 | 18 | * 3. This notice may not be removed or altered from any source distribution. |
Kojto | 98:8ab26030e058 | 19 | * |
Kojto | 98:8ab26030e058 | 20 | * DISCLAIMER OF WARRANTY/LIMITATION OF REMEDIES: Silicon Laboratories, Inc. |
Kojto | 98:8ab26030e058 | 21 | * has no obligation to support this Software. Silicon Laboratories, Inc. is |
Kojto | 98:8ab26030e058 | 22 | * providing the Software "AS IS", with no express or implied warranties of any |
Kojto | 98:8ab26030e058 | 23 | * kind, including, but not limited to, any implied warranties of |
Kojto | 98:8ab26030e058 | 24 | * merchantability or fitness for any particular purpose or warranties against |
Kojto | 98:8ab26030e058 | 25 | * infringement of any proprietary rights of a third party. |
Kojto | 98:8ab26030e058 | 26 | * |
Kojto | 98:8ab26030e058 | 27 | * Silicon Laboratories, Inc. will not be liable for any consequential, |
Kojto | 98:8ab26030e058 | 28 | * incidental, or special damages, or any other relief, or for any claim by |
Kojto | 98:8ab26030e058 | 29 | * any third party, arising from your use of this Software. |
Kojto | 98:8ab26030e058 | 30 | * |
Kojto | 98:8ab26030e058 | 31 | *****************************************************************************/ |
Kojto | 98:8ab26030e058 | 32 | /**************************************************************************//** |
Kojto | 98:8ab26030e058 | 33 | * @defgroup EFM32WG_FPUEH |
Kojto | 98:8ab26030e058 | 34 | * @{ |
Kojto | 98:8ab26030e058 | 35 | * @brief EFM32WG_FPUEH Register Declaration |
Kojto | 98:8ab26030e058 | 36 | *****************************************************************************/ |
Kojto | 98:8ab26030e058 | 37 | typedef struct |
Kojto | 98:8ab26030e058 | 38 | { |
Kojto | 98:8ab26030e058 | 39 | __I uint32_t IF; /**< Interrupt Flag Register */ |
Kojto | 98:8ab26030e058 | 40 | __IO uint32_t IFS; /**< Interrupt Flag Set Register */ |
Kojto | 98:8ab26030e058 | 41 | __IO uint32_t IFC; /**< Interrupt Flag Clear Register */ |
Kojto | 98:8ab26030e058 | 42 | __IO uint32_t IEN; /**< Interrupt Enable Register */ |
Kojto | 98:8ab26030e058 | 43 | } FPUEH_TypeDef; /** @} */ |
Kojto | 98:8ab26030e058 | 44 | |
Kojto | 98:8ab26030e058 | 45 | /**************************************************************************//** |
Kojto | 98:8ab26030e058 | 46 | * @defgroup EFM32WG_FPUEH_BitFields |
Kojto | 98:8ab26030e058 | 47 | * @{ |
Kojto | 98:8ab26030e058 | 48 | *****************************************************************************/ |
Kojto | 98:8ab26030e058 | 49 | |
Kojto | 98:8ab26030e058 | 50 | /* Bit fields for FPUEH IF */ |
Kojto | 98:8ab26030e058 | 51 | #define _FPUEH_IF_RESETVALUE 0x00000000UL /**< Default value for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 52 | #define _FPUEH_IF_MASK 0x0000003FUL /**< Mask for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 53 | #define FPUEH_IF_FPIOC (0x1UL << 0) /**< FPU invalid operation */ |
Kojto | 98:8ab26030e058 | 54 | #define _FPUEH_IF_FPIOC_SHIFT 0 /**< Shift value for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 55 | #define _FPUEH_IF_FPIOC_MASK 0x1UL /**< Bit mask for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 56 | #define _FPUEH_IF_FPIOC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 57 | #define FPUEH_IF_FPIOC_DEFAULT (_FPUEH_IF_FPIOC_DEFAULT << 0) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 58 | #define FPUEH_IF_FPDZC (0x1UL << 1) /**< FPU divide-by-zero exception */ |
Kojto | 98:8ab26030e058 | 59 | #define _FPUEH_IF_FPDZC_SHIFT 1 /**< Shift value for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 60 | #define _FPUEH_IF_FPDZC_MASK 0x2UL /**< Bit mask for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 61 | #define _FPUEH_IF_FPDZC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 62 | #define FPUEH_IF_FPDZC_DEFAULT (_FPUEH_IF_FPDZC_DEFAULT << 1) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 63 | #define FPUEH_IF_FPUFC (0x1UL << 2) /**< FPU underflow exception */ |
Kojto | 98:8ab26030e058 | 64 | #define _FPUEH_IF_FPUFC_SHIFT 2 /**< Shift value for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 65 | #define _FPUEH_IF_FPUFC_MASK 0x4UL /**< Bit mask for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 66 | #define _FPUEH_IF_FPUFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 67 | #define FPUEH_IF_FPUFC_DEFAULT (_FPUEH_IF_FPUFC_DEFAULT << 2) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 68 | #define FPUEH_IF_FPOFC (0x1UL << 3) /**< FPU overflow exception */ |
Kojto | 98:8ab26030e058 | 69 | #define _FPUEH_IF_FPOFC_SHIFT 3 /**< Shift value for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 70 | #define _FPUEH_IF_FPOFC_MASK 0x8UL /**< Bit mask for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 71 | #define _FPUEH_IF_FPOFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 72 | #define FPUEH_IF_FPOFC_DEFAULT (_FPUEH_IF_FPOFC_DEFAULT << 3) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 73 | #define FPUEH_IF_FPIDC (0x1UL << 4) /**< FPU input denormal exception */ |
Kojto | 98:8ab26030e058 | 74 | #define _FPUEH_IF_FPIDC_SHIFT 4 /**< Shift value for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 75 | #define _FPUEH_IF_FPIDC_MASK 0x10UL /**< Bit mask for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 76 | #define _FPUEH_IF_FPIDC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 77 | #define FPUEH_IF_FPIDC_DEFAULT (_FPUEH_IF_FPIDC_DEFAULT << 4) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 78 | #define FPUEH_IF_FPIXC (0x1UL << 5) /**< FPU inexact exception */ |
Kojto | 98:8ab26030e058 | 79 | #define _FPUEH_IF_FPIXC_SHIFT 5 /**< Shift value for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 80 | #define _FPUEH_IF_FPIXC_MASK 0x20UL /**< Bit mask for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 81 | #define _FPUEH_IF_FPIXC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 82 | #define FPUEH_IF_FPIXC_DEFAULT (_FPUEH_IF_FPIXC_DEFAULT << 5) /**< Shifted mode DEFAULT for FPUEH_IF */ |
Kojto | 98:8ab26030e058 | 83 | |
Kojto | 98:8ab26030e058 | 84 | /* Bit fields for FPUEH IFS */ |
Kojto | 98:8ab26030e058 | 85 | #define _FPUEH_IFS_RESETVALUE 0x00000000UL /**< Default value for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 86 | #define _FPUEH_IFS_MASK 0x0000003FUL /**< Mask for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 87 | #define FPUEH_IFS_FPIOC (0x1UL << 0) /**< Set FPIOC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 88 | #define _FPUEH_IFS_FPIOC_SHIFT 0 /**< Shift value for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 89 | #define _FPUEH_IFS_FPIOC_MASK 0x1UL /**< Bit mask for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 90 | #define _FPUEH_IFS_FPIOC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 91 | #define FPUEH_IFS_FPIOC_DEFAULT (_FPUEH_IFS_FPIOC_DEFAULT << 0) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 92 | #define FPUEH_IFS_FPDZC (0x1UL << 1) /**< Set FPDZC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 93 | #define _FPUEH_IFS_FPDZC_SHIFT 1 /**< Shift value for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 94 | #define _FPUEH_IFS_FPDZC_MASK 0x2UL /**< Bit mask for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 95 | #define _FPUEH_IFS_FPDZC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 96 | #define FPUEH_IFS_FPDZC_DEFAULT (_FPUEH_IFS_FPDZC_DEFAULT << 1) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 97 | #define FPUEH_IFS_FPUFC (0x1UL << 2) /**< Set FPUFC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 98 | #define _FPUEH_IFS_FPUFC_SHIFT 2 /**< Shift value for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 99 | #define _FPUEH_IFS_FPUFC_MASK 0x4UL /**< Bit mask for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 100 | #define _FPUEH_IFS_FPUFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 101 | #define FPUEH_IFS_FPUFC_DEFAULT (_FPUEH_IFS_FPUFC_DEFAULT << 2) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 102 | #define FPUEH_IFS_FPOFC (0x1UL << 3) /**< Set FPOFC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 103 | #define _FPUEH_IFS_FPOFC_SHIFT 3 /**< Shift value for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 104 | #define _FPUEH_IFS_FPOFC_MASK 0x8UL /**< Bit mask for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 105 | #define _FPUEH_IFS_FPOFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 106 | #define FPUEH_IFS_FPOFC_DEFAULT (_FPUEH_IFS_FPOFC_DEFAULT << 3) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 107 | #define FPUEH_IFS_FPIDC (0x1UL << 4) /**< Set FPIDC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 108 | #define _FPUEH_IFS_FPIDC_SHIFT 4 /**< Shift value for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 109 | #define _FPUEH_IFS_FPIDC_MASK 0x10UL /**< Bit mask for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 110 | #define _FPUEH_IFS_FPIDC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 111 | #define FPUEH_IFS_FPIDC_DEFAULT (_FPUEH_IFS_FPIDC_DEFAULT << 4) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 112 | #define FPUEH_IFS_FPIXC (0x1UL << 5) /**< Set FPIXC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 113 | #define _FPUEH_IFS_FPIXC_SHIFT 5 /**< Shift value for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 114 | #define _FPUEH_IFS_FPIXC_MASK 0x20UL /**< Bit mask for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 115 | #define _FPUEH_IFS_FPIXC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 116 | #define FPUEH_IFS_FPIXC_DEFAULT (_FPUEH_IFS_FPIXC_DEFAULT << 5) /**< Shifted mode DEFAULT for FPUEH_IFS */ |
Kojto | 98:8ab26030e058 | 117 | |
Kojto | 98:8ab26030e058 | 118 | /* Bit fields for FPUEH IFC */ |
Kojto | 98:8ab26030e058 | 119 | #define _FPUEH_IFC_RESETVALUE 0x00000000UL /**< Default value for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 120 | #define _FPUEH_IFC_MASK 0x0000003FUL /**< Mask for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 121 | #define FPUEH_IFC_FPIOC (0x1UL << 0) /**< Clear FPIOC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 122 | #define _FPUEH_IFC_FPIOC_SHIFT 0 /**< Shift value for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 123 | #define _FPUEH_IFC_FPIOC_MASK 0x1UL /**< Bit mask for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 124 | #define _FPUEH_IFC_FPIOC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 125 | #define FPUEH_IFC_FPIOC_DEFAULT (_FPUEH_IFC_FPIOC_DEFAULT << 0) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 126 | #define FPUEH_IFC_FPDZC (0x1UL << 1) /**< Clear FPDZC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 127 | #define _FPUEH_IFC_FPDZC_SHIFT 1 /**< Shift value for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 128 | #define _FPUEH_IFC_FPDZC_MASK 0x2UL /**< Bit mask for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 129 | #define _FPUEH_IFC_FPDZC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 130 | #define FPUEH_IFC_FPDZC_DEFAULT (_FPUEH_IFC_FPDZC_DEFAULT << 1) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 131 | #define FPUEH_IFC_FPUFC (0x1UL << 2) /**< Clear FPUFC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 132 | #define _FPUEH_IFC_FPUFC_SHIFT 2 /**< Shift value for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 133 | #define _FPUEH_IFC_FPUFC_MASK 0x4UL /**< Bit mask for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 134 | #define _FPUEH_IFC_FPUFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 135 | #define FPUEH_IFC_FPUFC_DEFAULT (_FPUEH_IFC_FPUFC_DEFAULT << 2) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 136 | #define FPUEH_IFC_FPOFC (0x1UL << 3) /**< Clear FPOFC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 137 | #define _FPUEH_IFC_FPOFC_SHIFT 3 /**< Shift value for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 138 | #define _FPUEH_IFC_FPOFC_MASK 0x8UL /**< Bit mask for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 139 | #define _FPUEH_IFC_FPOFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 140 | #define FPUEH_IFC_FPOFC_DEFAULT (_FPUEH_IFC_FPOFC_DEFAULT << 3) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 141 | #define FPUEH_IFC_FPIDC (0x1UL << 4) /**< Clear FPIDC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 142 | #define _FPUEH_IFC_FPIDC_SHIFT 4 /**< Shift value for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 143 | #define _FPUEH_IFC_FPIDC_MASK 0x10UL /**< Bit mask for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 144 | #define _FPUEH_IFC_FPIDC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 145 | #define FPUEH_IFC_FPIDC_DEFAULT (_FPUEH_IFC_FPIDC_DEFAULT << 4) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 146 | #define FPUEH_IFC_FPIXC (0x1UL << 5) /**< Clear FPIXC Interrupt Flag */ |
Kojto | 98:8ab26030e058 | 147 | #define _FPUEH_IFC_FPIXC_SHIFT 5 /**< Shift value for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 148 | #define _FPUEH_IFC_FPIXC_MASK 0x20UL /**< Bit mask for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 149 | #define _FPUEH_IFC_FPIXC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 150 | #define FPUEH_IFC_FPIXC_DEFAULT (_FPUEH_IFC_FPIXC_DEFAULT << 5) /**< Shifted mode DEFAULT for FPUEH_IFC */ |
Kojto | 98:8ab26030e058 | 151 | |
Kojto | 98:8ab26030e058 | 152 | /* Bit fields for FPUEH IEN */ |
Kojto | 98:8ab26030e058 | 153 | #define _FPUEH_IEN_RESETVALUE 0x00000000UL /**< Default value for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 154 | #define _FPUEH_IEN_MASK 0x0000003FUL /**< Mask for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 155 | #define FPUEH_IEN_FPIOC (0x1UL << 0) /**< FPIOC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 156 | #define _FPUEH_IEN_FPIOC_SHIFT 0 /**< Shift value for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 157 | #define _FPUEH_IEN_FPIOC_MASK 0x1UL /**< Bit mask for FPUEH_FPIOC */ |
Kojto | 98:8ab26030e058 | 158 | #define _FPUEH_IEN_FPIOC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 159 | #define FPUEH_IEN_FPIOC_DEFAULT (_FPUEH_IEN_FPIOC_DEFAULT << 0) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 160 | #define FPUEH_IEN_FPDZC (0x1UL << 1) /**< FPDZC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 161 | #define _FPUEH_IEN_FPDZC_SHIFT 1 /**< Shift value for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 162 | #define _FPUEH_IEN_FPDZC_MASK 0x2UL /**< Bit mask for FPUEH_FPDZC */ |
Kojto | 98:8ab26030e058 | 163 | #define _FPUEH_IEN_FPDZC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 164 | #define FPUEH_IEN_FPDZC_DEFAULT (_FPUEH_IEN_FPDZC_DEFAULT << 1) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 165 | #define FPUEH_IEN_FPUFC (0x1UL << 2) /**< FPUFC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 166 | #define _FPUEH_IEN_FPUFC_SHIFT 2 /**< Shift value for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 167 | #define _FPUEH_IEN_FPUFC_MASK 0x4UL /**< Bit mask for FPUEH_FPUFC */ |
Kojto | 98:8ab26030e058 | 168 | #define _FPUEH_IEN_FPUFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 169 | #define FPUEH_IEN_FPUFC_DEFAULT (_FPUEH_IEN_FPUFC_DEFAULT << 2) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 170 | #define FPUEH_IEN_FPOFC (0x1UL << 3) /**< FPOFC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 171 | #define _FPUEH_IEN_FPOFC_SHIFT 3 /**< Shift value for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 172 | #define _FPUEH_IEN_FPOFC_MASK 0x8UL /**< Bit mask for FPUEH_FPOFC */ |
Kojto | 98:8ab26030e058 | 173 | #define _FPUEH_IEN_FPOFC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 174 | #define FPUEH_IEN_FPOFC_DEFAULT (_FPUEH_IEN_FPOFC_DEFAULT << 3) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 175 | #define FPUEH_IEN_FPIDC (0x1UL << 4) /**< FPIDC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 176 | #define _FPUEH_IEN_FPIDC_SHIFT 4 /**< Shift value for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 177 | #define _FPUEH_IEN_FPIDC_MASK 0x10UL /**< Bit mask for FPUEH_FPIDC */ |
Kojto | 98:8ab26030e058 | 178 | #define _FPUEH_IEN_FPIDC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 179 | #define FPUEH_IEN_FPIDC_DEFAULT (_FPUEH_IEN_FPIDC_DEFAULT << 4) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 180 | #define FPUEH_IEN_FPIXC (0x1UL << 5) /**< FPIXC Interrupt Enable */ |
Kojto | 98:8ab26030e058 | 181 | #define _FPUEH_IEN_FPIXC_SHIFT 5 /**< Shift value for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 182 | #define _FPUEH_IEN_FPIXC_MASK 0x20UL /**< Bit mask for FPUEH_FPIXC */ |
Kojto | 98:8ab26030e058 | 183 | #define _FPUEH_IEN_FPIXC_DEFAULT 0x00000000UL /**< Mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 184 | #define FPUEH_IEN_FPIXC_DEFAULT (_FPUEH_IEN_FPIXC_DEFAULT << 5) /**< Shifted mode DEFAULT for FPUEH_IEN */ |
Kojto | 98:8ab26030e058 | 185 | |
Kojto | 98:8ab26030e058 | 186 | /** @} End of group EFM32WG_FPUEH */ |
Kojto | 98:8ab26030e058 | 187 | |
Kojto | 98:8ab26030e058 | 188 |