Johannes Stratmann / mbed-dev

added prescaler for 16 bit pwm in LPC1347 target

Fork of mbed-dev by mbed official

targets/hal/TARGET_NUVOTON/TARGET_NUC472/gpio_irq_api.c@147:ba84b7dc41a7, 2016-09-10 (annotated)

Committer:
JojoS
Date:
Sat Sep 10 15:32:04 2016 +0000
Revision:
147:ba84b7dc41a7
Parent:
144:ef7eb2e8f9f7 
added prescaler for 16 bit timers (solution as in LPC11xx), default prescaler 31 for max 28 ms period time

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2015-2016 Nuvoton
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16
<> 144:ef7eb2e8f9f7 17 #include "gpio_irq_api.h"
<> 144:ef7eb2e8f9f7 18
<> 144:ef7eb2e8f9f7 19 #if DEVICE_INTERRUPTIN
<> 144:ef7eb2e8f9f7 20
<> 144:ef7eb2e8f9f7 21 #include "gpio_api.h"
<> 144:ef7eb2e8f9f7 22 #include "cmsis.h"
<> 144:ef7eb2e8f9f7 23 #include "pinmap.h"
<> 144:ef7eb2e8f9f7 24 #include "PeripheralPins.h"
<> 144:ef7eb2e8f9f7 25 #include "nu_bitutil.h"
<> 144:ef7eb2e8f9f7 26
<> 144:ef7eb2e8f9f7 27 #define NU_MAX_PIN_PER_PORT 16
<> 144:ef7eb2e8f9f7 28
<> 144:ef7eb2e8f9f7 29 struct nu_gpio_irq_var {
<> 144:ef7eb2e8f9f7 30 gpio_irq_t * obj_arr[NU_MAX_PIN_PER_PORT];
<> 144:ef7eb2e8f9f7 31 IRQn_Type irq_n;
<> 144:ef7eb2e8f9f7 32 void (*vec)(void);
<> 144:ef7eb2e8f9f7 33 };
<> 144:ef7eb2e8f9f7 34
<> 144:ef7eb2e8f9f7 35 static void gpio_irq_0_vec(void);
<> 144:ef7eb2e8f9f7 36 static void gpio_irq_1_vec(void);
<> 144:ef7eb2e8f9f7 37 static void gpio_irq_2_vec(void);
<> 144:ef7eb2e8f9f7 38 static void gpio_irq_3_vec(void);
<> 144:ef7eb2e8f9f7 39 static void gpio_irq_4_vec(void);
<> 144:ef7eb2e8f9f7 40 static void gpio_irq_5_vec(void);
<> 144:ef7eb2e8f9f7 41 static void gpio_irq_6_vec(void);
<> 144:ef7eb2e8f9f7 42 static void gpio_irq_7_vec(void);
<> 144:ef7eb2e8f9f7 43 static void gpio_irq_8_vec(void);
<> 144:ef7eb2e8f9f7 44 static void gpio_irq(struct nu_gpio_irq_var *var);
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46 //EINT0_IRQn
<> 144:ef7eb2e8f9f7 47 static struct nu_gpio_irq_var gpio_irq_var_arr[] = {
<> 144:ef7eb2e8f9f7 48 {{NULL}, GPA_IRQn, gpio_irq_0_vec},
<> 144:ef7eb2e8f9f7 49 {{NULL}, GPB_IRQn, gpio_irq_1_vec},
<> 144:ef7eb2e8f9f7 50 {{NULL}, GPC_IRQn, gpio_irq_2_vec},
<> 144:ef7eb2e8f9f7 51 {{NULL}, GPD_IRQn, gpio_irq_3_vec},
<> 144:ef7eb2e8f9f7 52 {{NULL}, GPE_IRQn, gpio_irq_4_vec},
<> 144:ef7eb2e8f9f7 53 {{NULL}, GPF_IRQn, gpio_irq_5_vec},
<> 144:ef7eb2e8f9f7 54 {{NULL}, GPG_IRQn, gpio_irq_6_vec},
<> 144:ef7eb2e8f9f7 55 {{NULL}, GPH_IRQn, gpio_irq_7_vec},
<> 144:ef7eb2e8f9f7 56 {{NULL}, GPI_IRQn, gpio_irq_8_vec}
<> 144:ef7eb2e8f9f7 57 };
<> 144:ef7eb2e8f9f7 58
<> 144:ef7eb2e8f9f7 59 #define NU_MAX_PORT (sizeof (gpio_irq_var_arr) / sizeof (gpio_irq_var_arr[0]))
<> 144:ef7eb2e8f9f7 60
<> 144:ef7eb2e8f9f7 61 int gpio_irq_init(gpio_irq_t *obj, PinName pin, gpio_irq_handler handler, uint32_t id)
<> 144:ef7eb2e8f9f7 62 {
<> 144:ef7eb2e8f9f7 63 if (pin == NC) {
<> 144:ef7eb2e8f9f7 64 return -1;
<> 144:ef7eb2e8f9f7 65 }
<> 144:ef7eb2e8f9f7 66
<> 144:ef7eb2e8f9f7 67 uint32_t pin_index = NU_PINNAME_TO_PIN(pin);
<> 144:ef7eb2e8f9f7 68 uint32_t port_index = NU_PINNAME_TO_PORT(pin);
<> 144:ef7eb2e8f9f7 69 if (pin_index >= NU_MAX_PIN_PER_PORT || port_index >= NU_MAX_PORT) {
<> 144:ef7eb2e8f9f7 70 return -1;
<> 144:ef7eb2e8f9f7 71 }
<> 144:ef7eb2e8f9f7 72
<> 144:ef7eb2e8f9f7 73 obj->pin = pin;
<> 144:ef7eb2e8f9f7 74 obj->irq_handler = (uint32_t) handler;
<> 144:ef7eb2e8f9f7 75 obj->irq_id = id;
<> 144:ef7eb2e8f9f7 76
<> 144:ef7eb2e8f9f7 77 //gpio_set(pin);
<> 144:ef7eb2e8f9f7 78
<> 144:ef7eb2e8f9f7 79 // Configure de-bounce clock source and sampling cycle time
<> 144:ef7eb2e8f9f7 80 GPIO_SET_DEBOUNCE_TIME(GPIO_DBCTL_DBCLKSRC_IRC10K, GPIO_DBCTL_DBCLKSEL_16);
<> 144:ef7eb2e8f9f7 81
<> 144:ef7eb2e8f9f7 82 struct nu_gpio_irq_var *var = gpio_irq_var_arr + port_index;
<> 144:ef7eb2e8f9f7 83
<> 144:ef7eb2e8f9f7 84 MBED_ASSERT(pin_index < NU_MAX_PIN_PER_PORT);
<> 144:ef7eb2e8f9f7 85 var->obj_arr[pin_index] = obj;
<> 144:ef7eb2e8f9f7 86
<> 144:ef7eb2e8f9f7 87 // NOTE: InterruptIn requires IRQ enabled by default.
<> 144:ef7eb2e8f9f7 88 gpio_irq_enable(obj);
<> 144:ef7eb2e8f9f7 89
<> 144:ef7eb2e8f9f7 90 return 0;
<> 144:ef7eb2e8f9f7 91 }
<> 144:ef7eb2e8f9f7 92
<> 144:ef7eb2e8f9f7 93 void gpio_irq_free(gpio_irq_t *obj)
<> 144:ef7eb2e8f9f7 94 {
<> 144:ef7eb2e8f9f7 95 uint32_t pin_index = NU_PINNAME_TO_PIN(obj->pin);
<> 144:ef7eb2e8f9f7 96 uint32_t port_index = NU_PINNAME_TO_PORT(obj->pin);
<> 144:ef7eb2e8f9f7 97 struct nu_gpio_irq_var *var = gpio_irq_var_arr + port_index;
<> 144:ef7eb2e8f9f7 98
<> 144:ef7eb2e8f9f7 99 NVIC_DisableIRQ(var->irq_n);
<> 144:ef7eb2e8f9f7 100 NU_PORT_BASE(port_index)->INTEN = 0;
<> 144:ef7eb2e8f9f7 101
<> 144:ef7eb2e8f9f7 102 MBED_ASSERT(pin_index < NU_MAX_PIN_PER_PORT);
<> 144:ef7eb2e8f9f7 103 var->obj_arr[pin_index] = NULL;
<> 144:ef7eb2e8f9f7 104 }
<> 144:ef7eb2e8f9f7 105
<> 144:ef7eb2e8f9f7 106 void gpio_irq_set(gpio_irq_t *obj, gpio_irq_event event, uint32_t enable)
<> 144:ef7eb2e8f9f7 107 {
<> 144:ef7eb2e8f9f7 108 uint32_t pin_index = NU_PINNAME_TO_PIN(obj->pin);
<> 144:ef7eb2e8f9f7 109 uint32_t port_index = NU_PINNAME_TO_PORT(obj->pin);
<> 144:ef7eb2e8f9f7 110 GPIO_T *gpio_base = NU_PORT_BASE(port_index);
<> 144:ef7eb2e8f9f7 111
<> 144:ef7eb2e8f9f7 112 switch (event) {
<> 144:ef7eb2e8f9f7 113 case IRQ_RISE:
<> 144:ef7eb2e8f9f7 114 if (enable) {
<> 144:ef7eb2e8f9f7 115 GPIO_ENABLE_DEBOUNCE(gpio_base, 1 << pin_index);
<> 144:ef7eb2e8f9f7 116 GPIO_EnableInt(gpio_base, pin_index, GPIO_INT_RISING);
<> 144:ef7eb2e8f9f7 117 }
<> 144:ef7eb2e8f9f7 118 else {
<> 144:ef7eb2e8f9f7 119 gpio_base->INTEN &= ~(GPIO_INT_RISING << pin_index);
<> 144:ef7eb2e8f9f7 120 }
<> 144:ef7eb2e8f9f7 121 break;
<> 144:ef7eb2e8f9f7 122
<> 144:ef7eb2e8f9f7 123 case IRQ_FALL:
<> 144:ef7eb2e8f9f7 124 if (enable) {
<> 144:ef7eb2e8f9f7 125 GPIO_ENABLE_DEBOUNCE(gpio_base, 1 << pin_index);
<> 144:ef7eb2e8f9f7 126 GPIO_EnableInt(gpio_base, pin_index, GPIO_INT_FALLING);
<> 144:ef7eb2e8f9f7 127 }
<> 144:ef7eb2e8f9f7 128 else {
<> 144:ef7eb2e8f9f7 129 gpio_base->INTEN &= ~(GPIO_INT_FALLING << pin_index);
<> 144:ef7eb2e8f9f7 130 }
<> 144:ef7eb2e8f9f7 131 break;
<> 144:ef7eb2e8f9f7 132 }
<> 144:ef7eb2e8f9f7 133 }
<> 144:ef7eb2e8f9f7 134
<> 144:ef7eb2e8f9f7 135 void gpio_irq_enable(gpio_irq_t *obj)
<> 144:ef7eb2e8f9f7 136 {
<> 144:ef7eb2e8f9f7 137 //uint32_t pin_index = NU_PINNAME_TO_PIN(obj->pin);
<> 144:ef7eb2e8f9f7 138 uint32_t port_index = NU_PINNAME_TO_PORT(obj->pin);
<> 144:ef7eb2e8f9f7 139 struct nu_gpio_irq_var *var = gpio_irq_var_arr + port_index;
<> 144:ef7eb2e8f9f7 140
<> 144:ef7eb2e8f9f7 141 NVIC_SetVector(var->irq_n, (uint32_t) var->vec);
<> 144:ef7eb2e8f9f7 142 NVIC_EnableIRQ(var->irq_n);
<> 144:ef7eb2e8f9f7 143 }
<> 144:ef7eb2e8f9f7 144
<> 144:ef7eb2e8f9f7 145 void gpio_irq_disable(gpio_irq_t *obj)
<> 144:ef7eb2e8f9f7 146 {
<> 144:ef7eb2e8f9f7 147 //uint32_t pin_index = NU_PINNAME_TO_PIN(obj->pin);
<> 144:ef7eb2e8f9f7 148 uint32_t port_index = NU_PINNAME_TO_PORT(obj->pin);
<> 144:ef7eb2e8f9f7 149 struct nu_gpio_irq_var *var = gpio_irq_var_arr + port_index;
<> 144:ef7eb2e8f9f7 150
<> 144:ef7eb2e8f9f7 151 NVIC_DisableIRQ(var->irq_n);
<> 144:ef7eb2e8f9f7 152 }
<> 144:ef7eb2e8f9f7 153
<> 144:ef7eb2e8f9f7 154 static void gpio_irq_0_vec(void)
<> 144:ef7eb2e8f9f7 155 {
<> 144:ef7eb2e8f9f7 156 gpio_irq(gpio_irq_var_arr + 0);
<> 144:ef7eb2e8f9f7 157 }
<> 144:ef7eb2e8f9f7 158 static void gpio_irq_1_vec(void)
<> 144:ef7eb2e8f9f7 159 {
<> 144:ef7eb2e8f9f7 160 gpio_irq(gpio_irq_var_arr + 1);
<> 144:ef7eb2e8f9f7 161 }
<> 144:ef7eb2e8f9f7 162 static void gpio_irq_2_vec(void)
<> 144:ef7eb2e8f9f7 163 {
<> 144:ef7eb2e8f9f7 164 gpio_irq(gpio_irq_var_arr + 2);
<> 144:ef7eb2e8f9f7 165 }
<> 144:ef7eb2e8f9f7 166 static void gpio_irq_3_vec(void)
<> 144:ef7eb2e8f9f7 167 {
<> 144:ef7eb2e8f9f7 168 gpio_irq(gpio_irq_var_arr + 3);
<> 144:ef7eb2e8f9f7 169 }
<> 144:ef7eb2e8f9f7 170 static void gpio_irq_4_vec(void)
<> 144:ef7eb2e8f9f7 171 {
<> 144:ef7eb2e8f9f7 172 gpio_irq(gpio_irq_var_arr + 4);
<> 144:ef7eb2e8f9f7 173 }
<> 144:ef7eb2e8f9f7 174 static void gpio_irq_5_vec(void)
<> 144:ef7eb2e8f9f7 175 {
<> 144:ef7eb2e8f9f7 176 gpio_irq(gpio_irq_var_arr + 5);
<> 144:ef7eb2e8f9f7 177 }
<> 144:ef7eb2e8f9f7 178 static void gpio_irq_6_vec(void)
<> 144:ef7eb2e8f9f7 179 {
<> 144:ef7eb2e8f9f7 180 gpio_irq(gpio_irq_var_arr + 6);
<> 144:ef7eb2e8f9f7 181 }
<> 144:ef7eb2e8f9f7 182 static void gpio_irq_7_vec(void)
<> 144:ef7eb2e8f9f7 183 {
<> 144:ef7eb2e8f9f7 184 gpio_irq(gpio_irq_var_arr + 7);
<> 144:ef7eb2e8f9f7 185 }
<> 144:ef7eb2e8f9f7 186 static void gpio_irq_8_vec(void)
<> 144:ef7eb2e8f9f7 187 {
<> 144:ef7eb2e8f9f7 188 gpio_irq(gpio_irq_var_arr + 8);
<> 144:ef7eb2e8f9f7 189 }
<> 144:ef7eb2e8f9f7 190
<> 144:ef7eb2e8f9f7 191 static void gpio_irq(struct nu_gpio_irq_var *var)
<> 144:ef7eb2e8f9f7 192 {
<> 144:ef7eb2e8f9f7 193 uint32_t port_index = var->irq_n - GPA_IRQn;
<> 144:ef7eb2e8f9f7 194 GPIO_T *gpio_base = NU_PORT_BASE(port_index);
<> 144:ef7eb2e8f9f7 195
<> 144:ef7eb2e8f9f7 196 uint32_t intsrc = gpio_base->INTSRC;
<> 144:ef7eb2e8f9f7 197 uint32_t inten = gpio_base->INTEN;
<> 144:ef7eb2e8f9f7 198 while (intsrc) {
<> 144:ef7eb2e8f9f7 199 int pin_index = nu_ctz(intsrc);
<> 144:ef7eb2e8f9f7 200 gpio_irq_t *obj = var->obj_arr[pin_index];
<> 144:ef7eb2e8f9f7 201 if (inten & (GPIO_INT_RISING << pin_index)) {
<> 144:ef7eb2e8f9f7 202 if (GPIO_PIN_ADDR(port_index, pin_index)) {
<> 144:ef7eb2e8f9f7 203 if (obj->irq_handler) {
<> 144:ef7eb2e8f9f7 204 ((gpio_irq_handler) obj->irq_handler)(obj->irq_id, IRQ_RISE);
<> 144:ef7eb2e8f9f7 205 }
<> 144:ef7eb2e8f9f7 206 }
<> 144:ef7eb2e8f9f7 207 }
<> 144:ef7eb2e8f9f7 208
<> 144:ef7eb2e8f9f7 209 if (inten & (GPIO_INT_FALLING << pin_index)) {
<> 144:ef7eb2e8f9f7 210 if (! GPIO_PIN_ADDR(port_index, pin_index)) {
<> 144:ef7eb2e8f9f7 211 if (obj->irq_handler) {
<> 144:ef7eb2e8f9f7 212 ((gpio_irq_handler) obj->irq_handler)(obj->irq_id, IRQ_FALL);
<> 144:ef7eb2e8f9f7 213 }
<> 144:ef7eb2e8f9f7 214 }
<> 144:ef7eb2e8f9f7 215 }
<> 144:ef7eb2e8f9f7 216
<> 144:ef7eb2e8f9f7 217 intsrc &= ~(1 << pin_index);
<> 144:ef7eb2e8f9f7 218 }
<> 144:ef7eb2e8f9f7 219 // Clear all interrupt flags
<> 144:ef7eb2e8f9f7 220 gpio_base->INTSRC = gpio_base->INTSRC;
<> 144:ef7eb2e8f9f7 221 }
<> 144:ef7eb2e8f9f7 222
<> 144:ef7eb2e8f9f7 223 #endif