Johannes Stratmann / mbed-dev

added prescaler for 16 bit pwm in LPC1347 target

Fork of mbed-dev by mbed official

targets/hal/TARGET_NUVOTON/TARGET_NUC472/dma_api.c@147:ba84b7dc41a7, 2016-09-10 (annotated)

Committer:
JojoS
Date:
Sat Sep 10 15:32:04 2016 +0000
Revision:
147:ba84b7dc41a7
Parent:
144:ef7eb2e8f9f7 
added prescaler for 16 bit timers (solution as in LPC11xx), default prescaler 31 for max 28 ms period time

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2015-2016 Nuvoton
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16
<> 144:ef7eb2e8f9f7 17 #include "dma_api.h"
<> 144:ef7eb2e8f9f7 18 #include "string.h"
<> 144:ef7eb2e8f9f7 19 #include "cmsis.h"
<> 144:ef7eb2e8f9f7 20 #include "mbed_assert.h"
<> 144:ef7eb2e8f9f7 21 #include "PeripheralNames.h"
<> 144:ef7eb2e8f9f7 22 #include "nu_modutil.h"
<> 144:ef7eb2e8f9f7 23 #include "nu_bitutil.h"
<> 144:ef7eb2e8f9f7 24 #include "dma.h"
<> 144:ef7eb2e8f9f7 25
<> 144:ef7eb2e8f9f7 26 struct nu_dma_chn_s {
<> 144:ef7eb2e8f9f7 27 void (*handler)(uint32_t, uint32_t);
<> 144:ef7eb2e8f9f7 28 uint32_t id;
<> 144:ef7eb2e8f9f7 29 uint32_t event;
<> 144:ef7eb2e8f9f7 30 };
<> 144:ef7eb2e8f9f7 31
<> 144:ef7eb2e8f9f7 32 static int dma_inited = 0;
<> 144:ef7eb2e8f9f7 33 static uint32_t dma_chn_mask = 0;
<> 144:ef7eb2e8f9f7 34 static struct nu_dma_chn_s dma_chn_arr[PDMA_CH_MAX];
<> 144:ef7eb2e8f9f7 35
<> 144:ef7eb2e8f9f7 36 static void pdma_vec(void);
<> 144:ef7eb2e8f9f7 37 static const struct nu_modinit_s dma_modinit = {DMA_0, PDMA_MODULE, 0, 0, PDMA_RST, PDMA_IRQn, (void *) pdma_vec};
<> 144:ef7eb2e8f9f7 38
<> 144:ef7eb2e8f9f7 39
<> 144:ef7eb2e8f9f7 40 void dma_init(void)
<> 144:ef7eb2e8f9f7 41 {
<> 144:ef7eb2e8f9f7 42 if (dma_inited) {
<> 144:ef7eb2e8f9f7 43 return;
<> 144:ef7eb2e8f9f7 44 }
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46 dma_inited = 1;
<> 144:ef7eb2e8f9f7 47 dma_chn_mask = 0;
<> 144:ef7eb2e8f9f7 48 memset(dma_chn_arr, 0x00, sizeof (dma_chn_arr));
<> 144:ef7eb2e8f9f7 49
<> 144:ef7eb2e8f9f7 50 // Reset this module
<> 144:ef7eb2e8f9f7 51 SYS_ResetModule(dma_modinit.rsetidx);
<> 144:ef7eb2e8f9f7 52
<> 144:ef7eb2e8f9f7 53 // Enable IP clock
<> 144:ef7eb2e8f9f7 54 CLK_EnableModuleClock(dma_modinit.clkidx);
<> 144:ef7eb2e8f9f7 55
<> 144:ef7eb2e8f9f7 56 PDMA_Open(0);
<> 144:ef7eb2e8f9f7 57
<> 144:ef7eb2e8f9f7 58 NVIC_SetVector(dma_modinit.irq_n, (uint32_t) dma_modinit.var);
<> 144:ef7eb2e8f9f7 59 NVIC_EnableIRQ(dma_modinit.irq_n);
<> 144:ef7eb2e8f9f7 60 }
<> 144:ef7eb2e8f9f7 61
<> 144:ef7eb2e8f9f7 62 int dma_channel_allocate(uint32_t capabilities)
<> 144:ef7eb2e8f9f7 63 {
<> 144:ef7eb2e8f9f7 64 if (! dma_inited) {
<> 144:ef7eb2e8f9f7 65 dma_init();
<> 144:ef7eb2e8f9f7 66 }
<> 144:ef7eb2e8f9f7 67
<> 144:ef7eb2e8f9f7 68 #if 1
<> 144:ef7eb2e8f9f7 69 int i = nu_cto(dma_chn_mask);
<> 144:ef7eb2e8f9f7 70 if (i != 32) {
<> 144:ef7eb2e8f9f7 71 dma_chn_mask |= 1 << i;
<> 144:ef7eb2e8f9f7 72 memset(dma_chn_arr + i, 0x00, sizeof (struct nu_dma_chn_s));
<> 144:ef7eb2e8f9f7 73 return i;
<> 144:ef7eb2e8f9f7 74 }
<> 144:ef7eb2e8f9f7 75 #else
<> 144:ef7eb2e8f9f7 76 int i;
<> 144:ef7eb2e8f9f7 77
<> 144:ef7eb2e8f9f7 78 for (i = 0; i < PDMA_CH_MAX; i ++) {
<> 144:ef7eb2e8f9f7 79 if ((dma_chn_mask & (1 << i)) == 0) {
<> 144:ef7eb2e8f9f7 80 // Channel available
<> 144:ef7eb2e8f9f7 81 dma_chn_mask |= 1 << i;
<> 144:ef7eb2e8f9f7 82 memset(dma_chn_arr + i, 0x00, sizeof (struct nu_dma_chn_s));
<> 144:ef7eb2e8f9f7 83 return i;
<> 144:ef7eb2e8f9f7 84 }
<> 144:ef7eb2e8f9f7 85 }
<> 144:ef7eb2e8f9f7 86 #endif
<> 144:ef7eb2e8f9f7 87
<> 144:ef7eb2e8f9f7 88 // No channel available
<> 144:ef7eb2e8f9f7 89 return DMA_ERROR_OUT_OF_CHANNELS;
<> 144:ef7eb2e8f9f7 90 }
<> 144:ef7eb2e8f9f7 91
<> 144:ef7eb2e8f9f7 92 int dma_channel_free(int channelid)
<> 144:ef7eb2e8f9f7 93 {
<> 144:ef7eb2e8f9f7 94 if (channelid != DMA_ERROR_OUT_OF_CHANNELS) {
<> 144:ef7eb2e8f9f7 95 dma_chn_mask &= ~(1 << channelid);
<> 144:ef7eb2e8f9f7 96 }
<> 144:ef7eb2e8f9f7 97
<> 144:ef7eb2e8f9f7 98 return 0;
<> 144:ef7eb2e8f9f7 99 }
<> 144:ef7eb2e8f9f7 100
<> 144:ef7eb2e8f9f7 101 void dma_set_handler(int channelid, uint32_t handler, uint32_t id, uint32_t event)
<> 144:ef7eb2e8f9f7 102 {
<> 144:ef7eb2e8f9f7 103 MBED_ASSERT(dma_chn_mask & (1 << channelid));
<> 144:ef7eb2e8f9f7 104
<> 144:ef7eb2e8f9f7 105 dma_chn_arr[channelid].handler = (void (*)(uint32_t, uint32_t)) handler;
<> 144:ef7eb2e8f9f7 106 dma_chn_arr[channelid].id = id;
<> 144:ef7eb2e8f9f7 107 dma_chn_arr[channelid].event = event;
<> 144:ef7eb2e8f9f7 108
<> 144:ef7eb2e8f9f7 109 // Set interrupt vector if someone has removed it.
<> 144:ef7eb2e8f9f7 110 NVIC_SetVector(dma_modinit.irq_n, (uint32_t) dma_modinit.var);
<> 144:ef7eb2e8f9f7 111 NVIC_EnableIRQ(dma_modinit.irq_n);
<> 144:ef7eb2e8f9f7 112 }
<> 144:ef7eb2e8f9f7 113
<> 144:ef7eb2e8f9f7 114 static void pdma_vec(void)
<> 144:ef7eb2e8f9f7 115 {
<> 144:ef7eb2e8f9f7 116 uint32_t intsts = PDMA_GET_INT_STATUS();
<> 144:ef7eb2e8f9f7 117
<> 144:ef7eb2e8f9f7 118 // Abort
<> 144:ef7eb2e8f9f7 119 if (intsts & PDMA_INTSTS_ABTIF_Msk) {
<> 144:ef7eb2e8f9f7 120 uint32_t abtsts = PDMA_GET_ABORT_STS();
<> 144:ef7eb2e8f9f7 121 // Clear all Abort flags
<> 144:ef7eb2e8f9f7 122 PDMA_CLR_ABORT_FLAG(abtsts);
<> 144:ef7eb2e8f9f7 123
<> 144:ef7eb2e8f9f7 124 while (abtsts) {
<> 144:ef7eb2e8f9f7 125 int chn_id = nu_ctz(abtsts);
<> 144:ef7eb2e8f9f7 126 if (dma_chn_mask & (1 << chn_id)) {
<> 144:ef7eb2e8f9f7 127 struct nu_dma_chn_s *dma_chn = dma_chn_arr + chn_id;
<> 144:ef7eb2e8f9f7 128 if (dma_chn->handler && (dma_chn->event & DMA_EVENT_ABORT)) {
<> 144:ef7eb2e8f9f7 129 dma_chn->handler(dma_chn->id, DMA_EVENT_ABORT);
<> 144:ef7eb2e8f9f7 130 }
<> 144:ef7eb2e8f9f7 131 }
<> 144:ef7eb2e8f9f7 132 abtsts &= ~(1 << chn_id);
<> 144:ef7eb2e8f9f7 133 }
<> 144:ef7eb2e8f9f7 134 }
<> 144:ef7eb2e8f9f7 135
<> 144:ef7eb2e8f9f7 136 // Transfer done
<> 144:ef7eb2e8f9f7 137 if (intsts & PDMA_INTSTS_TDIF_Msk) {
<> 144:ef7eb2e8f9f7 138 uint32_t tdsts = PDMA_GET_TD_STS();
<> 144:ef7eb2e8f9f7 139 // Clear all transfer done flags
<> 144:ef7eb2e8f9f7 140 PDMA_CLR_TD_FLAG(tdsts);
<> 144:ef7eb2e8f9f7 141
<> 144:ef7eb2e8f9f7 142 while (tdsts) {
<> 144:ef7eb2e8f9f7 143 int chn_id = nu_ctz(tdsts);
<> 144:ef7eb2e8f9f7 144 if (dma_chn_mask & (1 << chn_id)) {
<> 144:ef7eb2e8f9f7 145 struct nu_dma_chn_s *dma_chn = dma_chn_arr + chn_id;
<> 144:ef7eb2e8f9f7 146 if (dma_chn->handler && (dma_chn->event & DMA_EVENT_TRANSFER_DONE)) {
<> 144:ef7eb2e8f9f7 147 dma_chn->handler(dma_chn->id, DMA_EVENT_TRANSFER_DONE);
<> 144:ef7eb2e8f9f7 148 }
<> 144:ef7eb2e8f9f7 149 }
<> 144:ef7eb2e8f9f7 150 tdsts &= ~(1 << chn_id);
<> 144:ef7eb2e8f9f7 151 }
<> 144:ef7eb2e8f9f7 152 }
<> 144:ef7eb2e8f9f7 153
<> 144:ef7eb2e8f9f7 154 // Table empty
<> 144:ef7eb2e8f9f7 155 if (intsts & PDMA_INTSTS_TEIF_Msk) {
<> 144:ef7eb2e8f9f7 156 uint32_t scatsts = PDMA_GET_EMPTY_STS();
<> 144:ef7eb2e8f9f7 157 // Clear all table empty flags
<> 144:ef7eb2e8f9f7 158 PDMA_CLR_EMPTY_FLAG(scatsts);
<> 144:ef7eb2e8f9f7 159 }
<> 144:ef7eb2e8f9f7 160
<> 144:ef7eb2e8f9f7 161 // Timeout
<> 144:ef7eb2e8f9f7 162 uint32_t reqto = intsts & PDMA_INTSTS_REQTOFX_Msk;
<> 144:ef7eb2e8f9f7 163 if (reqto) {
<> 144:ef7eb2e8f9f7 164 // Clear all Timeout flags
<> 144:ef7eb2e8f9f7 165 PDMA->INTSTS = reqto;
<> 144:ef7eb2e8f9f7 166
<> 144:ef7eb2e8f9f7 167 while (reqto) {
<> 144:ef7eb2e8f9f7 168 int chn_id = nu_ctz(reqto) >> PDMA_INTSTS_REQTOFX_Pos;
<> 144:ef7eb2e8f9f7 169 if (dma_chn_mask & (1 << chn_id)) {
<> 144:ef7eb2e8f9f7 170 struct nu_dma_chn_s *dma_chn = dma_chn_arr + chn_id;
<> 144:ef7eb2e8f9f7 171 if (dma_chn->handler && (dma_chn->event & DMA_EVENT_TIMEOUT)) {
<> 144:ef7eb2e8f9f7 172 dma_chn->handler(dma_chn->id, DMA_EVENT_TIMEOUT);
<> 144:ef7eb2e8f9f7 173 }
<> 144:ef7eb2e8f9f7 174 }
<> 144:ef7eb2e8f9f7 175 reqto &= ~(1 << (chn_id + PDMA_INTSTS_REQTOFX_Pos));
<> 144:ef7eb2e8f9f7 176 }
<> 144:ef7eb2e8f9f7 177 }
<> 144:ef7eb2e8f9f7 178 }