Johannes Stratmann / mbed-dev

added prescaler for 16 bit pwm in LPC1347 target

Fork of mbed-dev by mbed official

targets/cmsis/TARGET_NXP/TARGET_LPC23XX/TOOLCHAIN_ARM_MICRO/vector_table.S@147:ba84b7dc41a7, 2016-09-10 (annotated)

Committer:
JojoS
Date:
Sat Sep 10 15:32:04 2016 +0000
Revision:
147:ba84b7dc41a7
Parent:
144:ef7eb2e8f9f7 
added prescaler for 16 bit timers (solution as in LPC11xx), default prescaler 31 for max 28 ms period time

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 ;/* mbed Microcontroller Library - InterruptIn
<> 144:ef7eb2e8f9f7 2 ; * Copyright (c) 2006-2009 ARM Limited. All rights reserved.
<> 144:ef7eb2e8f9f7 3 ; */
<> 144:ef7eb2e8f9f7 4
<> 144:ef7eb2e8f9f7 5 #line 1 "vector_table.s"
<> 144:ef7eb2e8f9f7 6 ;
<> 144:ef7eb2e8f9f7 7
<> 144:ef7eb2e8f9f7 8
<> 144:ef7eb2e8f9f7 9
<> 144:ef7eb2e8f9f7 10
<> 144:ef7eb2e8f9f7 11 #line 1 "vector_defns.h"
<> 144:ef7eb2e8f9f7 12
<> 144:ef7eb2e8f9f7 13
<> 144:ef7eb2e8f9f7 14
<> 144:ef7eb2e8f9f7 15
<> 144:ef7eb2e8f9f7 16
<> 144:ef7eb2e8f9f7 17
<> 144:ef7eb2e8f9f7 18
<> 144:ef7eb2e8f9f7 19
<> 144:ef7eb2e8f9f7 20
<> 144:ef7eb2e8f9f7 21 #line 21 "vector_defns.h"
<> 144:ef7eb2e8f9f7 22
<> 144:ef7eb2e8f9f7 23
<> 144:ef7eb2e8f9f7 24
<> 144:ef7eb2e8f9f7 25
<> 144:ef7eb2e8f9f7 26
<> 144:ef7eb2e8f9f7 27
<> 144:ef7eb2e8f9f7 28
<> 144:ef7eb2e8f9f7 29
<> 144:ef7eb2e8f9f7 30
<> 144:ef7eb2e8f9f7 31
<> 144:ef7eb2e8f9f7 32
<> 144:ef7eb2e8f9f7 33
<> 144:ef7eb2e8f9f7 34
<> 144:ef7eb2e8f9f7 35
<> 144:ef7eb2e8f9f7 36
<> 144:ef7eb2e8f9f7 37
<> 144:ef7eb2e8f9f7 38
<> 144:ef7eb2e8f9f7 39
<> 144:ef7eb2e8f9f7 40 #line 47 "vector_defns.h"
<> 144:ef7eb2e8f9f7 41
<> 144:ef7eb2e8f9f7 42
<> 144:ef7eb2e8f9f7 43 #line 58 "vector_defns.h"
<> 144:ef7eb2e8f9f7 44
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46
<> 144:ef7eb2e8f9f7 47
<> 144:ef7eb2e8f9f7 48
<> 144:ef7eb2e8f9f7 49
<> 144:ef7eb2e8f9f7 50
<> 144:ef7eb2e8f9f7 51
<> 144:ef7eb2e8f9f7 52
<> 144:ef7eb2e8f9f7 53
<> 144:ef7eb2e8f9f7 54
<> 144:ef7eb2e8f9f7 55
<> 144:ef7eb2e8f9f7 56
<> 144:ef7eb2e8f9f7 57
<> 144:ef7eb2e8f9f7 58
<> 144:ef7eb2e8f9f7 59
<> 144:ef7eb2e8f9f7 60
<> 144:ef7eb2e8f9f7 61
<> 144:ef7eb2e8f9f7 62 #line 7 "vector_table.s"
<> 144:ef7eb2e8f9f7 63
<> 144:ef7eb2e8f9f7 64 ;
<> 144:ef7eb2e8f9f7 65
<> 144:ef7eb2e8f9f7 66
<> 144:ef7eb2e8f9f7 67 AREA RESET, CODE, READONLY
<> 144:ef7eb2e8f9f7 68 ARM
<> 144:ef7eb2e8f9f7 69 ; ENTRY
<> 144:ef7eb2e8f9f7 70 PRESERVE8
<> 144:ef7eb2e8f9f7 71
<> 144:ef7eb2e8f9f7 72
<> 144:ef7eb2e8f9f7 73
<> 144:ef7eb2e8f9f7 74
<> 144:ef7eb2e8f9f7 75
<> 144:ef7eb2e8f9f7 76 ; EXPORT __main
<> 144:ef7eb2e8f9f7 77 IMPORT __mbed_reset
<> 144:ef7eb2e8f9f7 78 IMPORT __mbed_undef
<> 144:ef7eb2e8f9f7 79 IMPORT __mbed_swi
<> 144:ef7eb2e8f9f7 80 IMPORT __mbed_prefetch_abort
<> 144:ef7eb2e8f9f7 81 IMPORT __mbed_data_abort
<> 144:ef7eb2e8f9f7 82 IMPORT __mbed_irq
<> 144:ef7eb2e8f9f7 83 IMPORT __mbed_fiq
<> 144:ef7eb2e8f9f7 84
<> 144:ef7eb2e8f9f7 85 ;
<> 144:ef7eb2e8f9f7 86
<> 144:ef7eb2e8f9f7 87
<> 144:ef7eb2e8f9f7 88 ;__main
<> 144:ef7eb2e8f9f7 89 LDR PC, =__mbed_reset
<> 144:ef7eb2e8f9f7 90 LDR PC, =__mbed_undef
<> 144:ef7eb2e8f9f7 91 LDR PC, =__mbed_swi
<> 144:ef7eb2e8f9f7 92 LDR PC, =__mbed_prefetch_abort
<> 144:ef7eb2e8f9f7 93 LDR PC, =__mbed_data_abort
<> 144:ef7eb2e8f9f7 94 NOP ;
<> 144:ef7eb2e8f9f7 95 LDR PC, =__mbed_irq
<> 144:ef7eb2e8f9f7 96 LDR PC, =__mbed_fiq
<> 144:ef7eb2e8f9f7 97
<> 144:ef7eb2e8f9f7 98
<> 144:ef7eb2e8f9f7 99 END