teralytic / mbed-dev

mbed library sources. Supersedes mbed-src.

Fork of mbed by teralytic

targets/cmsis/TARGET_NXP/TARGET_LPC11XX_11CXX/TOOLCHAIN_ARM_STD/TARGET_LPC11XX/startup_LPC11xx.S@144:ef7eb2e8f9f7, 2016-09-02 (annotated)

Committer:
<>
Date:
Fri Sep 02 15:07:44 2016 +0100
Revision:
144:ef7eb2e8f9f7
Parent:
0:9b334a45a8ff 
This updates the lib to the mbed lib v125

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 ;/*****************************************************************************
<> 144:ef7eb2e8f9f7 2 ; * @file: startup_LPC11xx.s
<> 144:ef7eb2e8f9f7 3 ; * @purpose: CMSIS Cortex-M0 Core Device Startup File
<> 144:ef7eb2e8f9f7 4 ; * for the NXP LPC11xx Device Series
<> 144:ef7eb2e8f9f7 5 ; * @version: V1.0
<> 144:ef7eb2e8f9f7 6 ; * @date: 25. Nov. 2008
<> 144:ef7eb2e8f9f7 7 ; *------- <<< Use Configuration Wizard in Context Menu >>> ------------------
<> 144:ef7eb2e8f9f7 8 ; *
<> 144:ef7eb2e8f9f7 9 ; * Copyright (C) 2008 ARM Limited. All rights reserved.
<> 144:ef7eb2e8f9f7 10 ; * ARM Limited (ARM) is supplying this software for use with Cortex-M0
<> 144:ef7eb2e8f9f7 11 ; * processor based microcontrollers. This file can be freely distributed
<> 144:ef7eb2e8f9f7 12 ; * within development tools that are supporting such ARM based processors.
<> 144:ef7eb2e8f9f7 13 ; *
<> 144:ef7eb2e8f9f7 14 ; * THIS SOFTWARE IS PROVIDED "AS IS". NO WARRANTIES, WHETHER EXPRESS, IMPLIED
<> 144:ef7eb2e8f9f7 15 ; * OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
<> 144:ef7eb2e8f9f7 16 ; * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
<> 144:ef7eb2e8f9f7 17 ; * ARM SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR
<> 144:ef7eb2e8f9f7 18 ; * CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
<> 144:ef7eb2e8f9f7 19 ; *
<> 144:ef7eb2e8f9f7 20 ; *****************************************************************************/
<> 144:ef7eb2e8f9f7 21
<> 144:ef7eb2e8f9f7 22 __initial_sp EQU 0x10001000 ; Top of RAM from LPC1114
<> 144:ef7eb2e8f9f7 23
<> 144:ef7eb2e8f9f7 24 PRESERVE8
<> 144:ef7eb2e8f9f7 25 THUMB
<> 144:ef7eb2e8f9f7 26
<> 144:ef7eb2e8f9f7 27 ; Vector Table Mapped to Address 0 at Reset
<> 144:ef7eb2e8f9f7 28
<> 144:ef7eb2e8f9f7 29 AREA RESET, DATA, READONLY
<> 144:ef7eb2e8f9f7 30 EXPORT __Vectors
<> 144:ef7eb2e8f9f7 31
<> 144:ef7eb2e8f9f7 32 __Vectors DCD __initial_sp ; Top of Stack
<> 144:ef7eb2e8f9f7 33 DCD Reset_Handler ; Reset Handler
<> 144:ef7eb2e8f9f7 34 DCD NMI_Handler ; NMI Handler
<> 144:ef7eb2e8f9f7 35 DCD HardFault_Handler ; Hard Fault Handler
<> 144:ef7eb2e8f9f7 36 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 37 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 38 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 39 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 40 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 41 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 42 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 43 DCD SVC_Handler ; SVCall Handler
<> 144:ef7eb2e8f9f7 44 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 45 DCD 0 ; Reserved
<> 144:ef7eb2e8f9f7 46 DCD PendSV_Handler ; PendSV Handler
<> 144:ef7eb2e8f9f7 47 DCD SysTick_Handler ; SysTick Handler
<> 144:ef7eb2e8f9f7 48
<> 144:ef7eb2e8f9f7 49 DCD SLWU_INT0_IRQHandler ; Start logic wake-up interrupt 0
<> 144:ef7eb2e8f9f7 50 DCD SLWU_INT1_IRQHandler ; Start logic wake-up interrupt 1
<> 144:ef7eb2e8f9f7 51 DCD SLWU_INT2_IRQHandler ; Start logic wake-up interrupt 2
<> 144:ef7eb2e8f9f7 52 DCD SLWU_INT3_IRQHandler ; Start logic wake-up interrupt 3
<> 144:ef7eb2e8f9f7 53 DCD SLWU_INT4_IRQHandler ; Start logic wake-up interrupt 4
<> 144:ef7eb2e8f9f7 54 DCD SLWU_INT5_IRQHandler ; Start logic wake-up interrupt 5
<> 144:ef7eb2e8f9f7 55 DCD SLWU_INT6_IRQHandler ; Start logic wake-up interrupt 6
<> 144:ef7eb2e8f9f7 56 DCD SLWU_INT7_IRQHandler ; Start logic wake-up interrupt 7
<> 144:ef7eb2e8f9f7 57 DCD SLWU_INT8_IRQHandler ; Start logic wake-up interrupt 8
<> 144:ef7eb2e8f9f7 58 DCD SLWU_INT9_IRQHandler ; Start logic wake-up interrupt 9
<> 144:ef7eb2e8f9f7 59 DCD SLWU_INT10_IRQHandler ; Start logic wake-up interrupt 10
<> 144:ef7eb2e8f9f7 60 DCD SLWU_INT11_IRQHandler ; Start logic wake-up interrupt 11
<> 144:ef7eb2e8f9f7 61 DCD SLWU_INT12_IRQHandler ; Start logic wake-up interrupt 12
<> 144:ef7eb2e8f9f7 62 DCD C_CAN_IRQHandler ; C_CAN
<> 144:ef7eb2e8f9f7 63 DCD SSP1_IRQHandler ; SSP1
<> 144:ef7eb2e8f9f7 64 DCD I2C_IRQHandler ; I2C
<> 144:ef7eb2e8f9f7 65 DCD TIMER16_0_IRQHandler ; 16-bit Timer0
<> 144:ef7eb2e8f9f7 66 DCD TIMER16_1_IRQHandler ; 16-bit Timer1
<> 144:ef7eb2e8f9f7 67 DCD TIMER32_0_IRQHandler ; 32-bit Timer0
<> 144:ef7eb2e8f9f7 68 DCD TIMER32_1_IRQHandler ; 32-bit Timer1
<> 144:ef7eb2e8f9f7 69 DCD SSP0_IRQHandler ; SSP0
<> 144:ef7eb2e8f9f7 70 DCD UART_IRQHandler ; UART
<> 144:ef7eb2e8f9f7 71 DCD Reserved_IRQHandler ; Reserved
<> 144:ef7eb2e8f9f7 72 DCD Reserved_IRQHandler ; Reserved
<> 144:ef7eb2e8f9f7 73 DCD ADC_IRQHandler ; A/D Converter
<> 144:ef7eb2e8f9f7 74 DCD WDT_IRQHandler ; Watchdog timer
<> 144:ef7eb2e8f9f7 75 DCD BOD_IRQHandler ; Brown Out Detect
<> 144:ef7eb2e8f9f7 76 DCD Reserved_IRQHandler ; Reserved
<> 144:ef7eb2e8f9f7 77 DCD PIO_3_IRQHandler ; GPIO interrupt status of port 3
<> 144:ef7eb2e8f9f7 78 DCD PIO_2_IRQHandler ; GPIO interrupt status of port 2
<> 144:ef7eb2e8f9f7 79 DCD PIO_1_IRQHandler ; GPIO interrupt status of port 1
<> 144:ef7eb2e8f9f7 80 DCD PIO_0_IRQHandler ; GPIO interrupt status of port 0
<> 144:ef7eb2e8f9f7 81
<> 144:ef7eb2e8f9f7 82 ;; 48 vector entries. We pad to 128 to fill the 0x0 - 0x1FF REMAP address space
<> 144:ef7eb2e8f9f7 83
<> 144:ef7eb2e8f9f7 84 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 85 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 86 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 87 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 88 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 89 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 90 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 91 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 92 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 93 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 94
<> 144:ef7eb2e8f9f7 95 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 96 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 97 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 98 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 99 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 100 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 101 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 102 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 103 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 104 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 105
<> 144:ef7eb2e8f9f7 106 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 107 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 108 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 109 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 110 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 111 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 112 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 113 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 114 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 115 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 116
<> 144:ef7eb2e8f9f7 117 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 118 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 119 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 120 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 121 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 122 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 123 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 124 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 125 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 126 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 127
<> 144:ef7eb2e8f9f7 128 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 129 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 130 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 131 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 132 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 133 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 134 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 135 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 136 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 137 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 138
<> 144:ef7eb2e8f9f7 139 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 140 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 141 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 142 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 143 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 144 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 145 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 146 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 147 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 148 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 149
<> 144:ef7eb2e8f9f7 150 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 151 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 152 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 153 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 154 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 155 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 156 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 157 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 158 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 159 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 160
<> 144:ef7eb2e8f9f7 161 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 162 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 163 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 164 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 165 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 166 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 167 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 168 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 169 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 170 DCD 0xFFFFFFFF ; Datafill
<> 144:ef7eb2e8f9f7 171
<> 144:ef7eb2e8f9f7 172 IF :LNOT::DEF:NO_CRP
<> 144:ef7eb2e8f9f7 173 AREA |.ARM.__at_0x02FC|, CODE, READONLY
<> 144:ef7eb2e8f9f7 174 CRP_Key DCD 0xFFFFFFFF
<> 144:ef7eb2e8f9f7 175 ENDIF
<> 144:ef7eb2e8f9f7 176
<> 144:ef7eb2e8f9f7 177 AREA |.text|, CODE, READONLY
<> 144:ef7eb2e8f9f7 178
<> 144:ef7eb2e8f9f7 179
<> 144:ef7eb2e8f9f7 180 ; Reset Handler
<> 144:ef7eb2e8f9f7 181
<> 144:ef7eb2e8f9f7 182 Reset_Handler PROC
<> 144:ef7eb2e8f9f7 183 EXPORT Reset_Handler [WEAK]
<> 144:ef7eb2e8f9f7 184 IMPORT SystemInit
<> 144:ef7eb2e8f9f7 185 IMPORT __main
<> 144:ef7eb2e8f9f7 186 LDR R0, =SystemInit
<> 144:ef7eb2e8f9f7 187 BLX R0
<> 144:ef7eb2e8f9f7 188 LDR R0, =__main
<> 144:ef7eb2e8f9f7 189 BX R0
<> 144:ef7eb2e8f9f7 190 ENDP
<> 144:ef7eb2e8f9f7 191
<> 144:ef7eb2e8f9f7 192 ; Dummy Exception Handlers (infinite loops which can be modified)
<> 144:ef7eb2e8f9f7 193
<> 144:ef7eb2e8f9f7 194 ; now, under COMMON NMI.c and NMI.h, a real NMI handler is created if NMI is enabled
<> 144:ef7eb2e8f9f7 195 ; for particular peripheral.
<> 144:ef7eb2e8f9f7 196 ;NMI_Handler PROC
<> 144:ef7eb2e8f9f7 197 ; EXPORT NMI_Handler [WEAK]
<> 144:ef7eb2e8f9f7 198 ; B .
<> 144:ef7eb2e8f9f7 199 ; ENDP
<> 144:ef7eb2e8f9f7 200 HardFault_Handler\
<> 144:ef7eb2e8f9f7 201 PROC
<> 144:ef7eb2e8f9f7 202 EXPORT HardFault_Handler [WEAK]
<> 144:ef7eb2e8f9f7 203 B .
<> 144:ef7eb2e8f9f7 204 ENDP
<> 144:ef7eb2e8f9f7 205 SVC_Handler PROC
<> 144:ef7eb2e8f9f7 206 EXPORT SVC_Handler [WEAK]
<> 144:ef7eb2e8f9f7 207 B .
<> 144:ef7eb2e8f9f7 208 ENDP
<> 144:ef7eb2e8f9f7 209 PendSV_Handler PROC
<> 144:ef7eb2e8f9f7 210 EXPORT PendSV_Handler [WEAK]
<> 144:ef7eb2e8f9f7 211 B .
<> 144:ef7eb2e8f9f7 212 ENDP
<> 144:ef7eb2e8f9f7 213 SysTick_Handler PROC
<> 144:ef7eb2e8f9f7 214 EXPORT SysTick_Handler [WEAK]
<> 144:ef7eb2e8f9f7 215 B .
<> 144:ef7eb2e8f9f7 216 ENDP
<> 144:ef7eb2e8f9f7 217 Reserved_IRQHandler PROC
<> 144:ef7eb2e8f9f7 218 EXPORT Reserved_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 219 B .
<> 144:ef7eb2e8f9f7 220 ENDP
<> 144:ef7eb2e8f9f7 221
<> 144:ef7eb2e8f9f7 222 Default_Handler PROC
<> 144:ef7eb2e8f9f7 223 ; for LPC1114
<> 144:ef7eb2e8f9f7 224 EXPORT NMI_Handler [WEAK]
<> 144:ef7eb2e8f9f7 225 EXPORT SLWU_INT0_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 226 EXPORT SLWU_INT1_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 227 EXPORT SLWU_INT2_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 228 EXPORT SLWU_INT3_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 229 EXPORT SLWU_INT4_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 230 EXPORT SLWU_INT5_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 231 EXPORT SLWU_INT6_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 232 EXPORT SLWU_INT7_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 233 EXPORT SLWU_INT8_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 234 EXPORT SLWU_INT9_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 235 EXPORT SLWU_INT10_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 236 EXPORT SLWU_INT11_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 237 EXPORT SLWU_INT12_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 238 EXPORT C_CAN_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 239 EXPORT SSP1_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 240 EXPORT I2C_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 241 EXPORT TIMER16_0_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 242 EXPORT TIMER16_1_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 243 EXPORT TIMER32_0_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 244 EXPORT TIMER32_1_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 245 EXPORT SSP0_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 246 EXPORT UART_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 247 EXPORT ADC_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 248 EXPORT WDT_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 249 EXPORT BOD_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 250 EXPORT PIO_3_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 251 EXPORT PIO_2_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 252 EXPORT PIO_1_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 253 EXPORT PIO_0_IRQHandler [WEAK]
<> 144:ef7eb2e8f9f7 254
<> 144:ef7eb2e8f9f7 255 NMI_Handler
<> 144:ef7eb2e8f9f7 256
<> 144:ef7eb2e8f9f7 257 SLWU_INT0_IRQHandler
<> 144:ef7eb2e8f9f7 258 SLWU_INT1_IRQHandler
<> 144:ef7eb2e8f9f7 259 SLWU_INT2_IRQHandler
<> 144:ef7eb2e8f9f7 260 SLWU_INT3_IRQHandler
<> 144:ef7eb2e8f9f7 261 SLWU_INT4_IRQHandler
<> 144:ef7eb2e8f9f7 262 SLWU_INT5_IRQHandler
<> 144:ef7eb2e8f9f7 263 SLWU_INT6_IRQHandler
<> 144:ef7eb2e8f9f7 264 SLWU_INT7_IRQHandler
<> 144:ef7eb2e8f9f7 265 SLWU_INT8_IRQHandler
<> 144:ef7eb2e8f9f7 266 SLWU_INT9_IRQHandler
<> 144:ef7eb2e8f9f7 267 SLWU_INT10_IRQHandler
<> 144:ef7eb2e8f9f7 268 SLWU_INT11_IRQHandler
<> 144:ef7eb2e8f9f7 269 SLWU_INT12_IRQHandler
<> 144:ef7eb2e8f9f7 270 C_CAN_IRQHandler
<> 144:ef7eb2e8f9f7 271 SSP1_IRQHandler
<> 144:ef7eb2e8f9f7 272 I2C_IRQHandler
<> 144:ef7eb2e8f9f7 273 TIMER16_0_IRQHandler
<> 144:ef7eb2e8f9f7 274 TIMER16_1_IRQHandler
<> 144:ef7eb2e8f9f7 275 TIMER32_0_IRQHandler
<> 144:ef7eb2e8f9f7 276 TIMER32_1_IRQHandler
<> 144:ef7eb2e8f9f7 277 SSP0_IRQHandler
<> 144:ef7eb2e8f9f7 278 UART_IRQHandler
<> 144:ef7eb2e8f9f7 279 ADC_IRQHandler
<> 144:ef7eb2e8f9f7 280 WDT_IRQHandler
<> 144:ef7eb2e8f9f7 281 BOD_IRQHandler
<> 144:ef7eb2e8f9f7 282 PIO_3_IRQHandler
<> 144:ef7eb2e8f9f7 283 PIO_2_IRQHandler
<> 144:ef7eb2e8f9f7 284 PIO_1_IRQHandler
<> 144:ef7eb2e8f9f7 285 PIO_0_IRQHandler
<> 144:ef7eb2e8f9f7 286
<> 144:ef7eb2e8f9f7 287 B .
<> 144:ef7eb2e8f9f7 288
<> 144:ef7eb2e8f9f7 289 ENDP
<> 144:ef7eb2e8f9f7 290
<> 144:ef7eb2e8f9f7 291 ALIGN
<> 144:ef7eb2e8f9f7 292 END