mbed official / mbed

Important changes to repositories hosted on mbed.com

Mbed hosted mercurial repositories are deprecated and are due to be permanently deleted in July 2026.

To keep a copy of this software download the repository Zip archive or clone locally using Mercurial.

It is also possible to export all your personal repositories from the account settings page.

Dependents:   hello SerialTestv11 SerialTestv12 Sierpinski ... more

TARGET_NUCLEO_L073RZ/TARGET_STM/TARGET_STM32L0/device/stm32l0xx_ll_bus.h@136:ef9c61f8c49f, 2017-02-14 (annotated)

Committer:
Kojto
Date:
Tue Feb 14 11:24:20 2017 +0000
Revision:
136:ef9c61f8c49f
Child:
167:84c0a372a020
Release 136 of the mbed library



Ports for Upcoming Targets





Fixes and Changes



3432: Target STM USBHOST support https://github.com/ARMmbed/mbed-os/pull/3432

3181: NUCLEO_F207ZG extending PeripheralPins.c: all available alternate functions can be used now https://github.com/ARMmbed/mbed-os/pull/3181

3626: NUCLEO_F412ZG : Add USB Device +Host https://github.com/ARMmbed/mbed-os/pull/3626

3628: Fix warnings https://github.com/ARMmbed/mbed-os/pull/3628

3629: STM32: L0 LL layer https://github.com/ARMmbed/mbed-os/pull/3629

3632: IDE Export support for platform VK_RZ_A1H https://github.com/ARMmbed/mbed-os/pull/3632

3642: Missing IRQ pin fix for platform VK_RZ_A1H https://github.com/ARMmbed/mbed-os/pull/3642

3664: Fix ncs36510 sleep definitions https://github.com/ARMmbed/mbed-os/pull/3664

3655: [STM32F4] Modify folder structure https://github.com/ARMmbed/mbed-os/pull/3655

3657: [STM32L4] Modify folder structure https://github.com/ARMmbed/mbed-os/pull/3657

3658: [STM32F3] Modify folder structure https://github.com/ARMmbed/mbed-os/pull/3658

3685: STM32: I2C: reset state machine https://github.com/ARMmbed/mbed-os/pull/3685

3692: uVisor: Standardize available legacy heap and stack https://github.com/ARMmbed/mbed-os/pull/3692

3621: Fix for #2884, LPC824: export to LPCXpresso, target running with wron https://github.com/ARMmbed/mbed-os/pull/3621

3649: [STM32F7] Modify folder structure  https://github.com/ARMmbed/mbed-os/pull/3649

3695: Enforce device_name is valid in targets.json https://github.com/ARMmbed/mbed-os/pull/3695

3723: NCS36510: spi_format function bug fix https://github.com/ARMmbed/mbed-os/pull/3723

Who changed what in which revision?

UserRevisionLine numberNew contents of line
Kojto 136:ef9c61f8c49f 1 /**
Kojto 136:ef9c61f8c49f 2 ******************************************************************************
Kojto 136:ef9c61f8c49f 3 * @file stm32l0xx_ll_bus.h
Kojto 136:ef9c61f8c49f 4 * @author MCD Application Team
Kojto 136:ef9c61f8c49f 5 * @version V1.7.0
Kojto 136:ef9c61f8c49f 6 * @date 31-May-2016
Kojto 136:ef9c61f8c49f 7 * @brief Header file of BUS LL module.
Kojto 136:ef9c61f8c49f 8
Kojto 136:ef9c61f8c49f 9 @verbatim
Kojto 136:ef9c61f8c49f 10 ##### RCC Limitations #####
Kojto 136:ef9c61f8c49f 11 ==============================================================================
Kojto 136:ef9c61f8c49f 12 [..]
Kojto 136:ef9c61f8c49f 13 A delay between an RCC peripheral clock enable and the effective peripheral
Kojto 136:ef9c61f8c49f 14 enabling should be taken into account in order to manage the peripheral read/write
Kojto 136:ef9c61f8c49f 15 from/to registers.
Kojto 136:ef9c61f8c49f 16 (+) This delay depends on the peripheral mapping.
Kojto 136:ef9c61f8c49f 17 (++) AHB & APB peripherals, 1 dummy read is necessary
Kojto 136:ef9c61f8c49f 18
Kojto 136:ef9c61f8c49f 19 [..]
Kojto 136:ef9c61f8c49f 20 Workarounds:
Kojto 136:ef9c61f8c49f 21 (#) For AHB & APB peripherals, a dummy read to the peripheral register has been
Kojto 136:ef9c61f8c49f 22 inserted in each LL_{BUS}_GRP{x}_EnableClock() function.
Kojto 136:ef9c61f8c49f 23
Kojto 136:ef9c61f8c49f 24 @endverbatim
Kojto 136:ef9c61f8c49f 25 ******************************************************************************
Kojto 136:ef9c61f8c49f 26 * @attention
Kojto 136:ef9c61f8c49f 27 *
Kojto 136:ef9c61f8c49f 28 * <h2><center>&copy; COPYRIGHT(c) 2016 STMicroelectronics</center></h2>
Kojto 136:ef9c61f8c49f 29 *
Kojto 136:ef9c61f8c49f 30 * Redistribution and use in source and binary forms, with or without modification,
Kojto 136:ef9c61f8c49f 31 * are permitted provided that the following conditions are met:
Kojto 136:ef9c61f8c49f 32 * 1. Redistributions of source code must retain the above copyright notice,
Kojto 136:ef9c61f8c49f 33 * this list of conditions and the following disclaimer.
Kojto 136:ef9c61f8c49f 34 * 2. Redistributions in binary form must reproduce the above copyright notice,
Kojto 136:ef9c61f8c49f 35 * this list of conditions and the following disclaimer in the documentation
Kojto 136:ef9c61f8c49f 36 * and/or other materials provided with the distribution.
Kojto 136:ef9c61f8c49f 37 * 3. Neither the name of STMicroelectronics nor the names of its contributors
Kojto 136:ef9c61f8c49f 38 * may be used to endorse or promote products derived from this software
Kojto 136:ef9c61f8c49f 39 * without specific prior written permission.
Kojto 136:ef9c61f8c49f 40 *
Kojto 136:ef9c61f8c49f 41 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
Kojto 136:ef9c61f8c49f 42 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
Kojto 136:ef9c61f8c49f 43 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
Kojto 136:ef9c61f8c49f 44 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
Kojto 136:ef9c61f8c49f 45 * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
Kojto 136:ef9c61f8c49f 46 * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
Kojto 136:ef9c61f8c49f 47 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
Kojto 136:ef9c61f8c49f 48 * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
Kojto 136:ef9c61f8c49f 49 * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
Kojto 136:ef9c61f8c49f 50 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
Kojto 136:ef9c61f8c49f 51 *
Kojto 136:ef9c61f8c49f 52 ******************************************************************************
Kojto 136:ef9c61f8c49f 53 */
Kojto 136:ef9c61f8c49f 54
Kojto 136:ef9c61f8c49f 55 /* Define to prevent recursive inclusion -------------------------------------*/
Kojto 136:ef9c61f8c49f 56 #ifndef __STM32L0xx_LL_BUS_H
Kojto 136:ef9c61f8c49f 57 #define __STM32L0xx_LL_BUS_H
Kojto 136:ef9c61f8c49f 58
Kojto 136:ef9c61f8c49f 59 #ifdef __cplusplus
Kojto 136:ef9c61f8c49f 60 extern "C" {
Kojto 136:ef9c61f8c49f 61 #endif
Kojto 136:ef9c61f8c49f 62
Kojto 136:ef9c61f8c49f 63 /* Includes ------------------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 64 #include "stm32l0xx.h"
Kojto 136:ef9c61f8c49f 65
Kojto 136:ef9c61f8c49f 66 /** @addtogroup STM32L0xx_LL_Driver
Kojto 136:ef9c61f8c49f 67 * @{
Kojto 136:ef9c61f8c49f 68 */
Kojto 136:ef9c61f8c49f 69
Kojto 136:ef9c61f8c49f 70 #if defined(RCC)
Kojto 136:ef9c61f8c49f 71
Kojto 136:ef9c61f8c49f 72 /** @defgroup BUS_LL BUS
Kojto 136:ef9c61f8c49f 73 * @{
Kojto 136:ef9c61f8c49f 74 */
Kojto 136:ef9c61f8c49f 75
Kojto 136:ef9c61f8c49f 76 /* Private types -------------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 77 /* Private variables ---------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 78
Kojto 136:ef9c61f8c49f 79 /* Private constants ---------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 80
Kojto 136:ef9c61f8c49f 81 /* Private macros ------------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 82
Kojto 136:ef9c61f8c49f 83 /* Exported types ------------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 84 /* Exported constants --------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 85 /** @defgroup BUS_LL_Exported_Constants BUS Exported Constants
Kojto 136:ef9c61f8c49f 86 * @{
Kojto 136:ef9c61f8c49f 87 */
Kojto 136:ef9c61f8c49f 88
Kojto 136:ef9c61f8c49f 89 /** @defgroup BUS_LL_EC_AHB1_GRP1_PERIPH AHB1 GRP1 PERIPH
Kojto 136:ef9c61f8c49f 90 * @{
Kojto 136:ef9c61f8c49f 91 */
Kojto 136:ef9c61f8c49f 92 #define LL_AHB1_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU
Kojto 136:ef9c61f8c49f 93 #define LL_AHB1_GRP1_PERIPH_DMA1 RCC_AHBENR_DMA1EN /*!< DMA1 clock enable */
Kojto 136:ef9c61f8c49f 94 #define LL_AHB1_GRP1_PERIPH_MIF RCC_AHBENR_MIFEN /*!< MIF clock enable */
Kojto 136:ef9c61f8c49f 95 #define LL_AHB1_GRP1_PERIPH_SRAM RCC_AHBSMENR_SRAMSMEN /*!< Sleep Mode SRAM clock enable */
Kojto 136:ef9c61f8c49f 96 #define LL_AHB1_GRP1_PERIPH_CRC RCC_AHBENR_CRCEN /*!< CRC clock enable */
Kojto 136:ef9c61f8c49f 97 #if defined(TSC)
Kojto 136:ef9c61f8c49f 98 #define LL_AHB1_GRP1_PERIPH_TSC RCC_AHBENR_TSCEN /*!< TSC clock enable */
Kojto 136:ef9c61f8c49f 99 #endif /*TSC*/
Kojto 136:ef9c61f8c49f 100 #if defined(RNG)
Kojto 136:ef9c61f8c49f 101 #define LL_AHB1_GRP1_PERIPH_RNG RCC_AHBENR_RNGEN /*!< RNG clock enable */
Kojto 136:ef9c61f8c49f 102 #endif /*RNG*/
Kojto 136:ef9c61f8c49f 103 #if defined(AES)
Kojto 136:ef9c61f8c49f 104 #define LL_AHB1_GRP1_PERIPH_CRYP RCC_AHBENR_CRYPEN /*!< CRYP clock enable */
Kojto 136:ef9c61f8c49f 105 #endif /*AES*/
Kojto 136:ef9c61f8c49f 106 /**
Kojto 136:ef9c61f8c49f 107 * @}
Kojto 136:ef9c61f8c49f 108 */
Kojto 136:ef9c61f8c49f 109
Kojto 136:ef9c61f8c49f 110
Kojto 136:ef9c61f8c49f 111 /** @defgroup BUS_LL_EC_APB1_GRP1_PERIPH APB1 GRP1 PERIPH
Kojto 136:ef9c61f8c49f 112 * @{
Kojto 136:ef9c61f8c49f 113 */
Kojto 136:ef9c61f8c49f 114 #define LL_APB1_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU
Kojto 136:ef9c61f8c49f 115 #define LL_APB1_GRP1_PERIPH_TIM2 RCC_APB1ENR_TIM2EN /*!< TIM2 clock enable */
Kojto 136:ef9c61f8c49f 116 #if defined(TIM3)
Kojto 136:ef9c61f8c49f 117 #define LL_APB1_GRP1_PERIPH_TIM3 RCC_APB1ENR_TIM3EN /*!< TIM3 clock enable */
Kojto 136:ef9c61f8c49f 118 #endif
Kojto 136:ef9c61f8c49f 119 #if defined(TIM6)
Kojto 136:ef9c61f8c49f 120 #define LL_APB1_GRP1_PERIPH_TIM6 RCC_APB1ENR_TIM6EN /*!< TIM6 clock enable */
Kojto 136:ef9c61f8c49f 121 #endif
Kojto 136:ef9c61f8c49f 122 #if defined(TIM7)
Kojto 136:ef9c61f8c49f 123 #define LL_APB1_GRP1_PERIPH_TIM7 RCC_APB1ENR_TIM7EN /*!< TIM7 clock enable */
Kojto 136:ef9c61f8c49f 124 #endif
Kojto 136:ef9c61f8c49f 125 #if defined(LCD)
Kojto 136:ef9c61f8c49f 126 #define LL_APB1_GRP1_PERIPH_LCD RCC_APB1ENR_LCDEN /*!< LCD clock enable */
Kojto 136:ef9c61f8c49f 127 #endif /*LCD*/
Kojto 136:ef9c61f8c49f 128 #define LL_APB1_GRP1_PERIPH_WWDG RCC_APB1ENR_WWDGEN /*!< WWDG clock enable */
Kojto 136:ef9c61f8c49f 129 #if defined(SPI2)
Kojto 136:ef9c61f8c49f 130 #define LL_APB1_GRP1_PERIPH_SPI2 RCC_APB1ENR_SPI2EN /*!< SPI2 clock enable */
Kojto 136:ef9c61f8c49f 131 #endif
Kojto 136:ef9c61f8c49f 132 #define LL_APB1_GRP1_PERIPH_USART2 RCC_APB1ENR_USART2EN /*!< USART2 clock enable */
Kojto 136:ef9c61f8c49f 133 #define LL_APB1_GRP1_PERIPH_LPUART1 RCC_APB1ENR_LPUART1EN /*!< LPUART1 clock enable */
Kojto 136:ef9c61f8c49f 134 #if defined(USART4)
Kojto 136:ef9c61f8c49f 135 #define LL_APB1_GRP1_PERIPH_USART4 RCC_APB1ENR_USART4EN /*!< USART4 clock enable */
Kojto 136:ef9c61f8c49f 136 #endif
Kojto 136:ef9c61f8c49f 137 #if defined(USART5)
Kojto 136:ef9c61f8c49f 138 #define LL_APB1_GRP1_PERIPH_USART5 RCC_APB1ENR_USART5EN /*!< USART5 clock enable */
Kojto 136:ef9c61f8c49f 139 #endif
Kojto 136:ef9c61f8c49f 140 #define LL_APB1_GRP1_PERIPH_I2C1 RCC_APB1ENR_I2C1EN /*!< I2C1 clock enable */
Kojto 136:ef9c61f8c49f 141 #if defined(I2C2)
Kojto 136:ef9c61f8c49f 142 #define LL_APB1_GRP1_PERIPH_I2C2 RCC_APB1ENR_I2C2EN /*!< I2C2 clock enable */
Kojto 136:ef9c61f8c49f 143 #endif
Kojto 136:ef9c61f8c49f 144 #if defined(USB)
Kojto 136:ef9c61f8c49f 145 #define LL_APB1_GRP1_PERIPH_USB RCC_APB1ENR_USBEN /*!< USB clock enable */
Kojto 136:ef9c61f8c49f 146 #endif /*USB*/
Kojto 136:ef9c61f8c49f 147 #if defined(CRS)
Kojto 136:ef9c61f8c49f 148 #define LL_APB1_GRP1_PERIPH_CRS RCC_APB1ENR_CRSEN /*!< CRS clock enable */
Kojto 136:ef9c61f8c49f 149 #endif /*CRS*/
Kojto 136:ef9c61f8c49f 150 #define LL_APB1_GRP1_PERIPH_PWR RCC_APB1ENR_PWREN /*!< PWR clock enable */
Kojto 136:ef9c61f8c49f 151 #if defined(DAC)
Kojto 136:ef9c61f8c49f 152 #define LL_APB1_GRP1_PERIPH_DAC1 RCC_APB1ENR_DACEN /*!< DAC clock enable */
Kojto 136:ef9c61f8c49f 153 #endif
Kojto 136:ef9c61f8c49f 154 #if defined(I2C3)
Kojto 136:ef9c61f8c49f 155 #define LL_APB1_GRP1_PERIPH_I2C3 RCC_APB1ENR_I2C3EN /*!< I2C3 clock enable */
Kojto 136:ef9c61f8c49f 156 #endif
Kojto 136:ef9c61f8c49f 157 #define LL_APB1_GRP1_PERIPH_LPTIM1 RCC_APB1ENR_LPTIM1EN /*!< LPTIM1 clock enable */
Kojto 136:ef9c61f8c49f 158 /**
Kojto 136:ef9c61f8c49f 159 * @}
Kojto 136:ef9c61f8c49f 160 */
Kojto 136:ef9c61f8c49f 161
Kojto 136:ef9c61f8c49f 162
Kojto 136:ef9c61f8c49f 163
Kojto 136:ef9c61f8c49f 164
Kojto 136:ef9c61f8c49f 165 /** @defgroup BUS_LL_EC_APB2_GRP1_PERIPH APB2 GRP1 PERIPH
Kojto 136:ef9c61f8c49f 166 * @{
Kojto 136:ef9c61f8c49f 167 */
Kojto 136:ef9c61f8c49f 168 #define LL_APB2_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU
Kojto 136:ef9c61f8c49f 169 #define LL_APB2_GRP1_PERIPH_SYSCFG RCC_APB2ENR_SYSCFGEN /*!< SYSCFG clock enable */
Kojto 136:ef9c61f8c49f 170 #define LL_APB2_GRP1_PERIPH_TIM21 RCC_APB2ENR_TIM21EN /*!< TIM21 clock enable */
Kojto 136:ef9c61f8c49f 171 #if defined(TIM22)
Kojto 136:ef9c61f8c49f 172 #define LL_APB2_GRP1_PERIPH_TIM22 RCC_APB2ENR_TIM22EN /*!< TIM22 clock enable */
Kojto 136:ef9c61f8c49f 173 #endif
Kojto 136:ef9c61f8c49f 174 #define LL_APB2_GRP1_PERIPH_FW RCC_APB2ENR_FWEN /*!< FireWall clock enable */
Kojto 136:ef9c61f8c49f 175 #define LL_APB2_GRP1_PERIPH_ADC1 RCC_APB2ENR_ADC1EN /*!< ADC1 clock enable */
Kojto 136:ef9c61f8c49f 176 #define LL_APB2_GRP1_PERIPH_SPI1 RCC_APB2ENR_SPI1EN /*!< SPI1 clock enable */
Kojto 136:ef9c61f8c49f 177 #if defined(USART1)
Kojto 136:ef9c61f8c49f 178 #define LL_APB2_GRP1_PERIPH_USART1 RCC_APB2ENR_USART1EN /*!< USART1 clock enable */
Kojto 136:ef9c61f8c49f 179 #endif
Kojto 136:ef9c61f8c49f 180 #define LL_APB2_GRP1_PERIPH_DBGMCU RCC_APB2ENR_DBGMCUEN /*!< DBGMCU clock enable */
Kojto 136:ef9c61f8c49f 181
Kojto 136:ef9c61f8c49f 182 /**
Kojto 136:ef9c61f8c49f 183 * @}
Kojto 136:ef9c61f8c49f 184 */
Kojto 136:ef9c61f8c49f 185
Kojto 136:ef9c61f8c49f 186
Kojto 136:ef9c61f8c49f 187
Kojto 136:ef9c61f8c49f 188 /** @defgroup BUS_LL_EC_IOP_GRP1_PERIPH IOP GRP1 PERIPH
Kojto 136:ef9c61f8c49f 189 * @{
Kojto 136:ef9c61f8c49f 190 */
Kojto 136:ef9c61f8c49f 191 #define LL_IOP_GRP1_PERIPH_ALL (uint32_t)0xFFFFFFFFU
Kojto 136:ef9c61f8c49f 192 #define LL_IOP_GRP1_PERIPH_GPIOA RCC_IOPENR_GPIOAEN /*!< GPIO port A control */
Kojto 136:ef9c61f8c49f 193 #define LL_IOP_GRP1_PERIPH_GPIOB RCC_IOPENR_GPIOBEN /*!< GPIO port B control */
Kojto 136:ef9c61f8c49f 194 #define LL_IOP_GRP1_PERIPH_GPIOC RCC_IOPENR_GPIOCEN /*!< GPIO port C control */
Kojto 136:ef9c61f8c49f 195 #if defined(GPIOD)
Kojto 136:ef9c61f8c49f 196 #define LL_IOP_GRP1_PERIPH_GPIOD RCC_IOPENR_GPIODEN /*!< GPIO port D control */
Kojto 136:ef9c61f8c49f 197 #endif /*GPIOD*/
Kojto 136:ef9c61f8c49f 198 #if defined(GPIOE)
Kojto 136:ef9c61f8c49f 199 #define LL_IOP_GRP1_PERIPH_GPIOE RCC_IOPENR_GPIOEEN /*!< GPIO port H control */
Kojto 136:ef9c61f8c49f 200 #endif /*GPIOE*/
Kojto 136:ef9c61f8c49f 201 #if defined(GPIOH)
Kojto 136:ef9c61f8c49f 202 #define LL_IOP_GRP1_PERIPH_GPIOH RCC_IOPENR_GPIOHEN /*!< GPIO port H control */
Kojto 136:ef9c61f8c49f 203 #endif /*GPIOH*/
Kojto 136:ef9c61f8c49f 204 /**
Kojto 136:ef9c61f8c49f 205 * @}
Kojto 136:ef9c61f8c49f 206 */
Kojto 136:ef9c61f8c49f 207
Kojto 136:ef9c61f8c49f 208
Kojto 136:ef9c61f8c49f 209 /**
Kojto 136:ef9c61f8c49f 210 * @}
Kojto 136:ef9c61f8c49f 211 */
Kojto 136:ef9c61f8c49f 212
Kojto 136:ef9c61f8c49f 213 /* Exported macro ------------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 214 /* Exported functions --------------------------------------------------------*/
Kojto 136:ef9c61f8c49f 215 /** @defgroup BUS_LL_Exported_Functions BUS Exported Functions
Kojto 136:ef9c61f8c49f 216 * @{
Kojto 136:ef9c61f8c49f 217 */
Kojto 136:ef9c61f8c49f 218
Kojto 136:ef9c61f8c49f 219 /** @defgroup BUS_LL_EF_AHB1 AHB1
Kojto 136:ef9c61f8c49f 220 * @{
Kojto 136:ef9c61f8c49f 221 */
Kojto 136:ef9c61f8c49f 222
Kojto 136:ef9c61f8c49f 223 /**
Kojto 136:ef9c61f8c49f 224 * @brief Enable AHB1 peripherals clock.
Kojto 136:ef9c61f8c49f 225 * @rmtoll AHBENR DMAEN LL_AHB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 226 * AHBENR MIFEN LL_AHB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 227 * AHBENR CRCEN LL_AHB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 228 * AHBENR TSCEN LL_AHB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 229 * AHBENR RNGEN LL_AHB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 230 * AHBENR CRYPEN LL_AHB1_GRP1_EnableClock
Kojto 136:ef9c61f8c49f 231 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 232 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 233 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 234 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 235 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 236 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 237 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 238 *
Kojto 136:ef9c61f8c49f 239 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 240 * @retval None
Kojto 136:ef9c61f8c49f 241 */
Kojto 136:ef9c61f8c49f 242 __STATIC_INLINE void LL_AHB1_GRP1_EnableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 243 {
Kojto 136:ef9c61f8c49f 244 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 245 SET_BIT(RCC->AHBENR, Periphs);
Kojto 136:ef9c61f8c49f 246 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 247 tmpreg = READ_BIT(RCC->AHBENR, Periphs);
Kojto 136:ef9c61f8c49f 248 (void)tmpreg;
Kojto 136:ef9c61f8c49f 249 }
Kojto 136:ef9c61f8c49f 250
Kojto 136:ef9c61f8c49f 251 /**
Kojto 136:ef9c61f8c49f 252 * @brief Check if AHB1 peripheral clock is enabled or not
Kojto 136:ef9c61f8c49f 253 * @rmtoll AHBENR DMAEN LL_AHB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 254 * AHBENR MIFEN LL_AHB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 255 * AHBENR CRCEN LL_AHB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 256 * AHBENR TSCEN LL_AHB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 257 * AHBENR RNGEN LL_AHB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 258 * AHBENR CRYPEN LL_AHB1_GRP1_IsEnabledClock
Kojto 136:ef9c61f8c49f 259 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 260 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 261 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 262 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 263 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 264 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 265 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 266 *
Kojto 136:ef9c61f8c49f 267 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 268 * @retval State of Periphs (1 or 0).
Kojto 136:ef9c61f8c49f 269 */
Kojto 136:ef9c61f8c49f 270 __STATIC_INLINE uint32_t LL_AHB1_GRP1_IsEnabledClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 271 {
Kojto 136:ef9c61f8c49f 272 return (READ_BIT(RCC->AHBENR, Periphs) == Periphs);
Kojto 136:ef9c61f8c49f 273 }
Kojto 136:ef9c61f8c49f 274
Kojto 136:ef9c61f8c49f 275 /**
Kojto 136:ef9c61f8c49f 276 * @brief Disable AHB1 peripherals clock.
Kojto 136:ef9c61f8c49f 277 * @rmtoll AHBENR DMAEN LL_AHB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 278 * AHBENR MIFEN LL_AHB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 279 * AHBENR CRCEN LL_AHB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 280 * AHBENR TSCEN LL_AHB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 281 * AHBENR RNGEN LL_AHB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 282 * AHBENR CRYPEN LL_AHB1_GRP1_DisableClock
Kojto 136:ef9c61f8c49f 283 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 284 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 285 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 286 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 287 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 288 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 289 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 290 *
Kojto 136:ef9c61f8c49f 291 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 292 * @retval None
Kojto 136:ef9c61f8c49f 293 */
Kojto 136:ef9c61f8c49f 294 __STATIC_INLINE void LL_AHB1_GRP1_DisableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 295 {
Kojto 136:ef9c61f8c49f 296 CLEAR_BIT(RCC->AHBENR, Periphs);
Kojto 136:ef9c61f8c49f 297 }
Kojto 136:ef9c61f8c49f 298
Kojto 136:ef9c61f8c49f 299 /**
Kojto 136:ef9c61f8c49f 300 * @brief Force AHB1 peripherals reset.
Kojto 136:ef9c61f8c49f 301 * @rmtoll AHBRSTR DMARST LL_AHB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 302 * AHBRSTR MIFRST LL_AHB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 303 * AHBRSTR CRCRST LL_AHB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 304 * AHBRSTR TSCRST LL_AHB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 305 * AHBRSTR RNGRST LL_AHB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 306 * AHBRSTR CRYPRST LL_AHB1_GRP1_ForceReset
Kojto 136:ef9c61f8c49f 307 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 308 * @arg @ref LL_AHB1_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 309 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 310 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 311 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 312 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 313 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 314 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 315 *
Kojto 136:ef9c61f8c49f 316 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 317 * @retval None
Kojto 136:ef9c61f8c49f 318 */
Kojto 136:ef9c61f8c49f 319 __STATIC_INLINE void LL_AHB1_GRP1_ForceReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 320 {
Kojto 136:ef9c61f8c49f 321 SET_BIT(RCC->AHBRSTR, Periphs);
Kojto 136:ef9c61f8c49f 322 }
Kojto 136:ef9c61f8c49f 323
Kojto 136:ef9c61f8c49f 324 /**
Kojto 136:ef9c61f8c49f 325 * @brief Release AHB1 peripherals reset.
Kojto 136:ef9c61f8c49f 326 * @rmtoll AHBRSTR DMARST LL_AHB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 327 * AHBRSTR MIFRST LL_AHB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 328 * AHBRSTR CRCRST LL_AHB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 329 * AHBRSTR TSCRST LL_AHB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 330 * AHBRSTR RNGRST LL_AHB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 331 * AHBRSTR CRYPRST LL_AHB1_GRP1_ReleaseReset
Kojto 136:ef9c61f8c49f 332 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 333 * @arg @ref LL_AHB1_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 334 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 335 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 336 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 337 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 338 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 339 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 340 *
Kojto 136:ef9c61f8c49f 341 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 342 * @retval None
Kojto 136:ef9c61f8c49f 343 */
Kojto 136:ef9c61f8c49f 344 __STATIC_INLINE void LL_AHB1_GRP1_ReleaseReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 345 {
Kojto 136:ef9c61f8c49f 346 CLEAR_BIT(RCC->AHBRSTR, Periphs);
Kojto 136:ef9c61f8c49f 347 }
Kojto 136:ef9c61f8c49f 348
Kojto 136:ef9c61f8c49f 349 /**
Kojto 136:ef9c61f8c49f 350 * @brief Enable AHB1 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 351 * @rmtoll AHBSMENR DMASMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 352 * AHBSMENR MIFSMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 353 * AHBSMENR SRAMSMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 354 * AHBSMENR CRCSMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 355 * AHBSMENR TSCSMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 356 * AHBSMENR RNGSMEN LL_AHB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 357 * AHBSMENR CRYPSMEN LL_AHB1_GRP1_EnableClockSleep
Kojto 136:ef9c61f8c49f 358 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 359 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 360 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 361 * @arg @ref LL_AHB1_GRP1_PERIPH_SRAM
Kojto 136:ef9c61f8c49f 362 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 363 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 364 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 365 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 366 *
Kojto 136:ef9c61f8c49f 367 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 368 * @retval None
Kojto 136:ef9c61f8c49f 369 */
Kojto 136:ef9c61f8c49f 370 __STATIC_INLINE void LL_AHB1_GRP1_EnableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 371 {
Kojto 136:ef9c61f8c49f 372 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 373 SET_BIT(RCC->AHBSMENR, Periphs);
Kojto 136:ef9c61f8c49f 374 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 375 tmpreg = READ_BIT(RCC->AHBSMENR, Periphs);
Kojto 136:ef9c61f8c49f 376 (void)tmpreg;
Kojto 136:ef9c61f8c49f 377 }
Kojto 136:ef9c61f8c49f 378
Kojto 136:ef9c61f8c49f 379 /**
Kojto 136:ef9c61f8c49f 380 * @brief Disable AHB1 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 381 * @rmtoll AHBSMENR DMASMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 382 * AHBSMENR MIFSMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 383 * AHBSMENR SRAMSMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 384 * AHBSMENR CRCSMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 385 * AHBSMENR TSCSMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 386 * AHBSMENR RNGSMEN LL_AHB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 387 * AHBSMENR CRYPSMEN LL_AHB1_GRP1_DisableClockSleep
Kojto 136:ef9c61f8c49f 388 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 389 * @arg @ref LL_AHB1_GRP1_PERIPH_DMA1
Kojto 136:ef9c61f8c49f 390 * @arg @ref LL_AHB1_GRP1_PERIPH_MIF
Kojto 136:ef9c61f8c49f 391 * @arg @ref LL_AHB1_GRP1_PERIPH_SRAM
Kojto 136:ef9c61f8c49f 392 * @arg @ref LL_AHB1_GRP1_PERIPH_CRC
Kojto 136:ef9c61f8c49f 393 * @arg @ref LL_AHB1_GRP1_PERIPH_TSC (*)
Kojto 136:ef9c61f8c49f 394 * @arg @ref LL_AHB1_GRP1_PERIPH_RNG (*)
Kojto 136:ef9c61f8c49f 395 * @arg @ref LL_AHB1_GRP1_PERIPH_CRYP (*)
Kojto 136:ef9c61f8c49f 396 *
Kojto 136:ef9c61f8c49f 397 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 398 * @retval None
Kojto 136:ef9c61f8c49f 399 */
Kojto 136:ef9c61f8c49f 400 __STATIC_INLINE void LL_AHB1_GRP1_DisableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 401 {
Kojto 136:ef9c61f8c49f 402 CLEAR_BIT(RCC->AHBSMENR, Periphs);
Kojto 136:ef9c61f8c49f 403 }
Kojto 136:ef9c61f8c49f 404
Kojto 136:ef9c61f8c49f 405 /**
Kojto 136:ef9c61f8c49f 406 * @}
Kojto 136:ef9c61f8c49f 407 */
Kojto 136:ef9c61f8c49f 408
Kojto 136:ef9c61f8c49f 409 /** @defgroup BUS_LL_EF_APB1 APB1
Kojto 136:ef9c61f8c49f 410 * @{
Kojto 136:ef9c61f8c49f 411 */
Kojto 136:ef9c61f8c49f 412
Kojto 136:ef9c61f8c49f 413 /**
Kojto 136:ef9c61f8c49f 414 * @brief Enable APB1 peripherals clock.
Kojto 136:ef9c61f8c49f 415 * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 416 * APB1ENR TIM3EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 417 * APB1ENR TIM6EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 418 * APB1ENR TIM7EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 419 * APB1ENR LCDEN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 420 * APB1ENR WWDGEN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 421 * APB1ENR SPI2EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 422 * APB1ENR USART2EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 423 * APB1ENR LPUART1EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 424 * APB1ENR USART4EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 425 * APB1ENR USART5EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 426 * APB1ENR I2C1EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 427 * APB1ENR I2C2EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 428 * APB1ENR USBEN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 429 * APB1ENR CRSEN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 430 * APB1ENR PWREN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 431 * APB1ENR DACEN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 432 * APB1ENR I2C3EN LL_APB1_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 433 * APB1ENR LPTIM1EN LL_APB1_GRP1_EnableClock
Kojto 136:ef9c61f8c49f 434 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 435 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 436 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 437 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 438 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 439 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 440 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 441 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 442 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 443 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 444 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 445 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 446 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 447 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 448 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 449 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 450 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 451 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 452 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 453 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 454 *
Kojto 136:ef9c61f8c49f 455 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 456 * @retval None
Kojto 136:ef9c61f8c49f 457 */
Kojto 136:ef9c61f8c49f 458 __STATIC_INLINE void LL_APB1_GRP1_EnableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 459 {
Kojto 136:ef9c61f8c49f 460 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 461 SET_BIT(RCC->APB1ENR, Periphs);
Kojto 136:ef9c61f8c49f 462 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 463 tmpreg = READ_BIT(RCC->APB1ENR, Periphs);
Kojto 136:ef9c61f8c49f 464 (void)tmpreg;
Kojto 136:ef9c61f8c49f 465 }
Kojto 136:ef9c61f8c49f 466
Kojto 136:ef9c61f8c49f 467 /**
Kojto 136:ef9c61f8c49f 468 * @brief Check if APB1 peripheral clock is enabled or not
Kojto 136:ef9c61f8c49f 469 * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 470 * APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 471 * APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 472 * APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 473 * APB1ENR LCDEN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 474 * APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 475 * APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 476 * APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 477 * APB1ENR LPUART1EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 478 * APB1ENR USART4EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 479 * APB1ENR USART5EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 480 * APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 481 * APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 482 * APB1ENR USBEN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 483 * APB1ENR CRSEN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 484 * APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 485 * APB1ENR DACEN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 486 * APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 487 * APB1ENR LPTIM1EN LL_APB1_GRP1_IsEnabledClock
Kojto 136:ef9c61f8c49f 488 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 489 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 490 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 491 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 492 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 493 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 494 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 495 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 496 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 497 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 498 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 499 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 500 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 501 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 502 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 503 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 504 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 505 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 506 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 507 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 508 *
Kojto 136:ef9c61f8c49f 509 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 510 * @retval State of Periphs (1 or 0).
Kojto 136:ef9c61f8c49f 511 */
Kojto 136:ef9c61f8c49f 512 __STATIC_INLINE uint32_t LL_APB1_GRP1_IsEnabledClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 513 {
Kojto 136:ef9c61f8c49f 514 return (READ_BIT(RCC->APB1ENR, Periphs) == Periphs);
Kojto 136:ef9c61f8c49f 515 }
Kojto 136:ef9c61f8c49f 516
Kojto 136:ef9c61f8c49f 517 /**
Kojto 136:ef9c61f8c49f 518 * @brief Disable APB1 peripherals clock.
Kojto 136:ef9c61f8c49f 519 * @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 520 * APB1ENR TIM3EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 521 * APB1ENR TIM6EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 522 * APB1ENR TIM7EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 523 * APB1ENR LCDEN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 524 * APB1ENR WWDGEN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 525 * APB1ENR SPI2EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 526 * APB1ENR USART2EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 527 * APB1ENR LPUART1EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 528 * APB1ENR USART4EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 529 * APB1ENR USART5EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 530 * APB1ENR I2C1EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 531 * APB1ENR I2C2EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 532 * APB1ENR USBEN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 533 * APB1ENR CRSEN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 534 * APB1ENR PWREN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 535 * APB1ENR DACEN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 536 * APB1ENR I2C3EN LL_APB1_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 537 * APB1ENR LPTIM1EN LL_APB1_GRP1_DisableClock
Kojto 136:ef9c61f8c49f 538 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 539 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 540 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 541 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 542 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 543 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 544 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 545 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 546 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 547 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 548 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 549 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 550 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 551 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 552 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 553 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 554 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 555 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 556 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 557 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 558 *
Kojto 136:ef9c61f8c49f 559 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 560 * @retval None
Kojto 136:ef9c61f8c49f 561 */
Kojto 136:ef9c61f8c49f 562 __STATIC_INLINE void LL_APB1_GRP1_DisableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 563 {
Kojto 136:ef9c61f8c49f 564 CLEAR_BIT(RCC->APB1ENR, Periphs);
Kojto 136:ef9c61f8c49f 565 }
Kojto 136:ef9c61f8c49f 566
Kojto 136:ef9c61f8c49f 567 /**
Kojto 136:ef9c61f8c49f 568 * @brief Force APB1 peripherals reset.
Kojto 136:ef9c61f8c49f 569 * @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 570 * APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 571 * APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 572 * APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 573 * APB1RSTR LCDRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 574 * APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 575 * APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 576 * APB1RSTR USART2RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 577 * APB1RSTR LPUART1RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 578 * APB1RSTR USART4RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 579 * APB1RSTR USART5RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 580 * APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 581 * APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 582 * APB1RSTR USBRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 583 * APB1RSTR CRSRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 584 * APB1RSTR PWRRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 585 * APB1RSTR DACRST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 586 * APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 587 * APB1RSTR LPTIM1RST LL_APB1_GRP1_ForceReset
Kojto 136:ef9c61f8c49f 588 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 589 * @arg @ref LL_APB1_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 590 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 591 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 592 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 593 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 594 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 595 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 596 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 597 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 598 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 599 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 600 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 601 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 602 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 603 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 604 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 605 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 606 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 607 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 608 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 609 *
Kojto 136:ef9c61f8c49f 610 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 611 * @retval None
Kojto 136:ef9c61f8c49f 612 */
Kojto 136:ef9c61f8c49f 613 __STATIC_INLINE void LL_APB1_GRP1_ForceReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 614 {
Kojto 136:ef9c61f8c49f 615 SET_BIT(RCC->APB1RSTR, Periphs);
Kojto 136:ef9c61f8c49f 616 }
Kojto 136:ef9c61f8c49f 617
Kojto 136:ef9c61f8c49f 618 /**
Kojto 136:ef9c61f8c49f 619 * @brief Release APB1 peripherals reset.
Kojto 136:ef9c61f8c49f 620 * @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 621 * APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 622 * APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 623 * APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 624 * APB1RSTR LCDRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 625 * APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 626 * APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 627 * APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 628 * APB1RSTR LPUART1RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 629 * APB1RSTR USART4RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 630 * APB1RSTR USART5RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 631 * APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 632 * APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 633 * APB1RSTR USBRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 634 * APB1RSTR CRSRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 635 * APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 636 * APB1RSTR DACRST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 637 * APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 638 * APB1RSTR LPTIM1RST LL_APB1_GRP1_ReleaseReset
Kojto 136:ef9c61f8c49f 639 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 640 * @arg @ref LL_APB1_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 641 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 642 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 643 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 644 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 645 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 646 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 647 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 648 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 649 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 650 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 651 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 652 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 653 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 654 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 655 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 656 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 657 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 658 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 659 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 660 *
Kojto 136:ef9c61f8c49f 661 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 662 * @retval None
Kojto 136:ef9c61f8c49f 663 */
Kojto 136:ef9c61f8c49f 664 __STATIC_INLINE void LL_APB1_GRP1_ReleaseReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 665 {
Kojto 136:ef9c61f8c49f 666 CLEAR_BIT(RCC->APB1RSTR, Periphs);
Kojto 136:ef9c61f8c49f 667 }
Kojto 136:ef9c61f8c49f 668
Kojto 136:ef9c61f8c49f 669 /**
Kojto 136:ef9c61f8c49f 670 * @brief Enable APB1 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 671 * @rmtoll APB1SMENR TIM2SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 672 * APB1SMENR TIM3SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 673 * APB1SMENR TIM6SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 674 * APB1SMENR TIM7SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 675 * APB1SMENR LCDSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 676 * APB1SMENR WWDGSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 677 * APB1SMENR SPI2SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 678 * APB1SMENR USART2SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 679 * APB1SMENR LPUART1SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 680 * APB1SMENR USART4SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 681 * APB1SMENR USART5SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 682 * APB1SMENR I2C1SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 683 * APB1SMENR I2C2SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 684 * APB1SMENR USBSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 685 * APB1SMENR CRSSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 686 * APB1SMENR PWRSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 687 * APB1SMENR DACSMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 688 * APB1SMENR I2C3SMEN LL_APB1_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 689 * APB1SMENR LPTIM1SMEN LL_APB1_GRP1_EnableClockSleep
Kojto 136:ef9c61f8c49f 690 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 691 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 692 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 693 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 694 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 695 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 696 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 697 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 698 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 699 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 700 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 701 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 702 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 703 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 704 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 705 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 706 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 707 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 708 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 709 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 710 *
Kojto 136:ef9c61f8c49f 711 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 712 * @retval None
Kojto 136:ef9c61f8c49f 713 */
Kojto 136:ef9c61f8c49f 714 __STATIC_INLINE void LL_APB1_GRP1_EnableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 715 {
Kojto 136:ef9c61f8c49f 716 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 717 SET_BIT(RCC->APB1SMENR, Periphs);
Kojto 136:ef9c61f8c49f 718 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 719 tmpreg = READ_BIT(RCC->APB1SMENR, Periphs);
Kojto 136:ef9c61f8c49f 720 (void)tmpreg;
Kojto 136:ef9c61f8c49f 721 }
Kojto 136:ef9c61f8c49f 722
Kojto 136:ef9c61f8c49f 723 /**
Kojto 136:ef9c61f8c49f 724 * @brief Disable APB1 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 725 * @rmtoll APB1SMENR TIM2SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 726 * APB1SMENR TIM3SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 727 * APB1SMENR TIM6SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 728 * APB1SMENR TIM7SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 729 * APB1SMENR LCDSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 730 * APB1SMENR WWDGSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 731 * APB1SMENR SPI2SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 732 * APB1SMENR USART2SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 733 * APB1SMENR LPUART1SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 734 * APB1SMENR USART4SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 735 * APB1SMENR USART5SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 736 * APB1SMENR I2C1SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 737 * APB1SMENR I2C2SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 738 * APB1SMENR USBSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 739 * APB1SMENR CRSSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 740 * APB1SMENR PWRSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 741 * APB1SMENR DACSMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 742 * APB1SMENR I2C3SMEN LL_APB1_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 743 * APB1SMENR LPTIM1SMEN LL_APB1_GRP1_DisableClockSleep
Kojto 136:ef9c61f8c49f 744 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 745 * @arg @ref LL_APB1_GRP1_PERIPH_TIM2
Kojto 136:ef9c61f8c49f 746 * @arg @ref LL_APB1_GRP1_PERIPH_TIM3 (*)
Kojto 136:ef9c61f8c49f 747 * @arg @ref LL_APB1_GRP1_PERIPH_TIM6 (*)
Kojto 136:ef9c61f8c49f 748 * @arg @ref LL_APB1_GRP1_PERIPH_TIM7 (*)
Kojto 136:ef9c61f8c49f 749 * @arg @ref LL_APB1_GRP1_PERIPH_LCD (*)
Kojto 136:ef9c61f8c49f 750 * @arg @ref LL_APB1_GRP1_PERIPH_WWDG
Kojto 136:ef9c61f8c49f 751 * @arg @ref LL_APB1_GRP1_PERIPH_SPI2 (*)
Kojto 136:ef9c61f8c49f 752 * @arg @ref LL_APB1_GRP1_PERIPH_USART2
Kojto 136:ef9c61f8c49f 753 * @arg @ref LL_APB1_GRP1_PERIPH_LPUART1
Kojto 136:ef9c61f8c49f 754 * @arg @ref LL_APB1_GRP1_PERIPH_USART4 (*)
Kojto 136:ef9c61f8c49f 755 * @arg @ref LL_APB1_GRP1_PERIPH_USART5 (*)
Kojto 136:ef9c61f8c49f 756 * @arg @ref LL_APB1_GRP1_PERIPH_I2C1
Kojto 136:ef9c61f8c49f 757 * @arg @ref LL_APB1_GRP1_PERIPH_I2C2 (*)
Kojto 136:ef9c61f8c49f 758 * @arg @ref LL_APB1_GRP1_PERIPH_USB (*)
Kojto 136:ef9c61f8c49f 759 * @arg @ref LL_APB1_GRP1_PERIPH_CRS (*)
Kojto 136:ef9c61f8c49f 760 * @arg @ref LL_APB1_GRP1_PERIPH_PWR
Kojto 136:ef9c61f8c49f 761 * @arg @ref LL_APB1_GRP1_PERIPH_DAC1 (*)
Kojto 136:ef9c61f8c49f 762 * @arg @ref LL_APB1_GRP1_PERIPH_I2C3 (*)
Kojto 136:ef9c61f8c49f 763 * @arg @ref LL_APB1_GRP1_PERIPH_LPTIM1
Kojto 136:ef9c61f8c49f 764 *
Kojto 136:ef9c61f8c49f 765 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 766 * @retval None
Kojto 136:ef9c61f8c49f 767 */
Kojto 136:ef9c61f8c49f 768 __STATIC_INLINE void LL_APB1_GRP1_DisableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 769 {
Kojto 136:ef9c61f8c49f 770 CLEAR_BIT(RCC->APB1SMENR, Periphs);
Kojto 136:ef9c61f8c49f 771 }
Kojto 136:ef9c61f8c49f 772
Kojto 136:ef9c61f8c49f 773 /**
Kojto 136:ef9c61f8c49f 774 * @}
Kojto 136:ef9c61f8c49f 775 */
Kojto 136:ef9c61f8c49f 776
Kojto 136:ef9c61f8c49f 777 /** @defgroup BUS_LL_EF_APB2 APB2
Kojto 136:ef9c61f8c49f 778 * @{
Kojto 136:ef9c61f8c49f 779 */
Kojto 136:ef9c61f8c49f 780
Kojto 136:ef9c61f8c49f 781 /**
Kojto 136:ef9c61f8c49f 782 * @brief Enable APB2 peripherals clock.
Kojto 136:ef9c61f8c49f 783 * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 784 * APB2ENR TIM21EN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 785 * APB2ENR TIM22EN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 786 * APB2ENR FWEN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 787 * APB2ENR ADCEN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 788 * APB2ENR SPI1EN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 789 * APB2ENR USART1EN LL_APB2_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 790 * APB2ENR DBGEN LL_APB2_GRP1_EnableClock
Kojto 136:ef9c61f8c49f 791 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 792 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 793 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 794 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 795 * @arg @ref LL_APB2_GRP1_PERIPH_FW
Kojto 136:ef9c61f8c49f 796 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 797 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 798 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 799 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 800 *
Kojto 136:ef9c61f8c49f 801 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 802 * @retval None
Kojto 136:ef9c61f8c49f 803 */
Kojto 136:ef9c61f8c49f 804 __STATIC_INLINE void LL_APB2_GRP1_EnableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 805 {
Kojto 136:ef9c61f8c49f 806 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 807 SET_BIT(RCC->APB2ENR, Periphs);
Kojto 136:ef9c61f8c49f 808 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 809 tmpreg = READ_BIT(RCC->APB2ENR, Periphs);
Kojto 136:ef9c61f8c49f 810 (void)tmpreg;
Kojto 136:ef9c61f8c49f 811 }
Kojto 136:ef9c61f8c49f 812
Kojto 136:ef9c61f8c49f 813 /**
Kojto 136:ef9c61f8c49f 814 * @brief Check if APB2 peripheral clock is enabled or not
Kojto 136:ef9c61f8c49f 815 * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 816 * APB2ENR TIM21EN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 817 * APB2ENR TIM22EN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 818 * APB2ENR FWEN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 819 * APB2ENR ADCEN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 820 * APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 821 * APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 822 * APB2ENR DBGEN LL_APB2_GRP1_IsEnabledClock
Kojto 136:ef9c61f8c49f 823 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 824 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 825 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 826 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 827 * @arg @ref LL_APB2_GRP1_PERIPH_FW
Kojto 136:ef9c61f8c49f 828 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 829 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 830 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 831 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 832 *
Kojto 136:ef9c61f8c49f 833 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 834 * @retval State of Periphs (1 or 0).
Kojto 136:ef9c61f8c49f 835 */
Kojto 136:ef9c61f8c49f 836 __STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 837 {
Kojto 136:ef9c61f8c49f 838 return (READ_BIT(RCC->APB2ENR, Periphs) == Periphs);
Kojto 136:ef9c61f8c49f 839 }
Kojto 136:ef9c61f8c49f 840
Kojto 136:ef9c61f8c49f 841 /**
Kojto 136:ef9c61f8c49f 842 * @brief Disable APB2 peripherals clock.
Kojto 136:ef9c61f8c49f 843 * @rmtoll APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 844 * APB2ENR TIM21EN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 845 * APB2ENR TIM22EN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 846 * APB2ENR FWEN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 847 * APB2ENR ADCEN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 848 * APB2ENR SPI1EN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 849 * APB2ENR USART1EN LL_APB2_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 850 * APB2ENR DBGEN LL_APB2_GRP1_DisableClock
Kojto 136:ef9c61f8c49f 851 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 852 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 853 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 854 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 855 * @arg @ref LL_APB2_GRP1_PERIPH_FW
Kojto 136:ef9c61f8c49f 856 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 857 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 858 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 859 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 860 *
Kojto 136:ef9c61f8c49f 861 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 862 * @retval None
Kojto 136:ef9c61f8c49f 863 */
Kojto 136:ef9c61f8c49f 864 __STATIC_INLINE void LL_APB2_GRP1_DisableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 865 {
Kojto 136:ef9c61f8c49f 866 CLEAR_BIT(RCC->APB2ENR, Periphs);
Kojto 136:ef9c61f8c49f 867 }
Kojto 136:ef9c61f8c49f 868
Kojto 136:ef9c61f8c49f 869 /**
Kojto 136:ef9c61f8c49f 870 * @brief Force APB2 peripherals reset.
Kojto 136:ef9c61f8c49f 871 * @rmtoll APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 872 * APB2RSTR TIM21RST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 873 * APB2RSTR TIM22RST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 874 * APB2RSTR ADCRST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 875 * APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 876 * APB2RSTR USART1RST LL_APB2_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 877 * APB2RSTR DBGRST LL_APB2_GRP1_ForceReset
Kojto 136:ef9c61f8c49f 878 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 879 * @arg @ref LL_APB2_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 880 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 881 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 882 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 883 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 884 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 885 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 886 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 887 *
Kojto 136:ef9c61f8c49f 888 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 889 * @retval None
Kojto 136:ef9c61f8c49f 890 */
Kojto 136:ef9c61f8c49f 891 __STATIC_INLINE void LL_APB2_GRP1_ForceReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 892 {
Kojto 136:ef9c61f8c49f 893 SET_BIT(RCC->APB2RSTR, Periphs);
Kojto 136:ef9c61f8c49f 894 }
Kojto 136:ef9c61f8c49f 895
Kojto 136:ef9c61f8c49f 896 /**
Kojto 136:ef9c61f8c49f 897 * @brief Release APB2 peripherals reset.
Kojto 136:ef9c61f8c49f 898 * @rmtoll APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 899 * APB2RSTR TIM21RST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 900 * APB2RSTR TIM22RST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 901 * APB2RSTR ADCRST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 902 * APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 903 * APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 904 * APB2RSTR DBGRST LL_APB2_GRP1_ReleaseReset
Kojto 136:ef9c61f8c49f 905 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 906 * @arg @ref LL_APB2_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 907 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 908 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 909 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 910 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 911 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 912 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 913 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 914 *
Kojto 136:ef9c61f8c49f 915 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 916 * @retval None
Kojto 136:ef9c61f8c49f 917 */
Kojto 136:ef9c61f8c49f 918 __STATIC_INLINE void LL_APB2_GRP1_ReleaseReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 919 {
Kojto 136:ef9c61f8c49f 920 CLEAR_BIT(RCC->APB2RSTR, Periphs);
Kojto 136:ef9c61f8c49f 921 }
Kojto 136:ef9c61f8c49f 922
Kojto 136:ef9c61f8c49f 923 /**
Kojto 136:ef9c61f8c49f 924 * @brief Enable APB2 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 925 * @rmtoll APB2SMENR SYSCFGSMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 926 * APB2SMENR TIM21SMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 927 * APB2SMENR TIM22SMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 928 * APB2SMENR ADCSMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 929 * APB2SMENR SPI1SMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 930 * APB2SMENR USART1SMEN LL_APB2_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 931 * APB2SMENR DBGSMEN LL_APB2_GRP1_EnableClockSleep
Kojto 136:ef9c61f8c49f 932 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 933 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 934 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 935 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 936 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 937 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 938 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 939 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 940 *
Kojto 136:ef9c61f8c49f 941 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 942 * @retval None
Kojto 136:ef9c61f8c49f 943 */
Kojto 136:ef9c61f8c49f 944 __STATIC_INLINE void LL_APB2_GRP1_EnableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 945 {
Kojto 136:ef9c61f8c49f 946 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 947 SET_BIT(RCC->APB2SMENR, Periphs);
Kojto 136:ef9c61f8c49f 948 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 949 tmpreg = READ_BIT(RCC->APB2SMENR, Periphs);
Kojto 136:ef9c61f8c49f 950 (void)tmpreg;
Kojto 136:ef9c61f8c49f 951 }
Kojto 136:ef9c61f8c49f 952
Kojto 136:ef9c61f8c49f 953 /**
Kojto 136:ef9c61f8c49f 954 * @brief Disable APB2 peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 955 * @rmtoll APB2SMENR SYSCFGSMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 956 * APB2SMENR TIM21SMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 957 * APB2SMENR TIM22SMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 958 * APB2SMENR ADCSMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 959 * APB2SMENR SPI1SMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 960 * APB2SMENR USART1SMEN LL_APB2_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 961 * APB2SMENR DBGSMEN LL_APB2_GRP1_DisableClockSleep
Kojto 136:ef9c61f8c49f 962 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 963 * @arg @ref LL_APB2_GRP1_PERIPH_SYSCFG
Kojto 136:ef9c61f8c49f 964 * @arg @ref LL_APB2_GRP1_PERIPH_TIM21
Kojto 136:ef9c61f8c49f 965 * @arg @ref LL_APB2_GRP1_PERIPH_TIM22 (*)
Kojto 136:ef9c61f8c49f 966 * @arg @ref LL_APB2_GRP1_PERIPH_ADC1
Kojto 136:ef9c61f8c49f 967 * @arg @ref LL_APB2_GRP1_PERIPH_SPI1
Kojto 136:ef9c61f8c49f 968 * @arg @ref LL_APB2_GRP1_PERIPH_USART1 (*)
Kojto 136:ef9c61f8c49f 969 * @arg @ref LL_APB2_GRP1_PERIPH_DBGMCU
Kojto 136:ef9c61f8c49f 970 *
Kojto 136:ef9c61f8c49f 971 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 972 * @retval None
Kojto 136:ef9c61f8c49f 973 */
Kojto 136:ef9c61f8c49f 974 __STATIC_INLINE void LL_APB2_GRP1_DisableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 975 {
Kojto 136:ef9c61f8c49f 976 CLEAR_BIT(RCC->APB2SMENR, Periphs);
Kojto 136:ef9c61f8c49f 977 }
Kojto 136:ef9c61f8c49f 978
Kojto 136:ef9c61f8c49f 979 /**
Kojto 136:ef9c61f8c49f 980 * @}
Kojto 136:ef9c61f8c49f 981 */
Kojto 136:ef9c61f8c49f 982 /** @defgroup BUS_LL_EF_IOP IOP
Kojto 136:ef9c61f8c49f 983 * @{
Kojto 136:ef9c61f8c49f 984 */
Kojto 136:ef9c61f8c49f 985
Kojto 136:ef9c61f8c49f 986 /**
Kojto 136:ef9c61f8c49f 987 * @brief Enable IOP peripherals clock.
Kojto 136:ef9c61f8c49f 988 * @rmtoll IOPENR GPIOAEN LL_IOP_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 989 * IOPENR GPIOBEN LL_IOP_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 990 * IOPENR GPIOCEN LL_IOP_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 991 * IOPENR GPIODEN LL_IOP_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 992 * IOPENR GPIOEEN LL_IOP_GRP1_EnableClock\n
Kojto 136:ef9c61f8c49f 993 * IOPENR GPIOHEN LL_IOP_GRP1_EnableClock
Kojto 136:ef9c61f8c49f 994 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 995 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 996 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 997 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 998 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 999 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1000 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1001 *
Kojto 136:ef9c61f8c49f 1002 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1003 * @retval None
Kojto 136:ef9c61f8c49f 1004 */
Kojto 136:ef9c61f8c49f 1005 __STATIC_INLINE void LL_IOP_GRP1_EnableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1006 {
Kojto 136:ef9c61f8c49f 1007 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 1008 SET_BIT(RCC->IOPENR, Periphs);
Kojto 136:ef9c61f8c49f 1009 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 1010 tmpreg = READ_BIT(RCC->IOPENR, Periphs);
Kojto 136:ef9c61f8c49f 1011 (void)tmpreg;
Kojto 136:ef9c61f8c49f 1012 }
Kojto 136:ef9c61f8c49f 1013
Kojto 136:ef9c61f8c49f 1014 /**
Kojto 136:ef9c61f8c49f 1015 * @brief Check if IOP peripheral clock is enabled or not
Kojto 136:ef9c61f8c49f 1016 * @rmtoll IOPENR GPIOAEN LL_IOP_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 1017 * IOPENR GPIOBEN LL_IOP_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 1018 * IOPENR GPIOCEN LL_IOP_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 1019 * IOPENR GPIODEN LL_IOP_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 1020 * IOPENR GPIOEEN LL_IOP_GRP1_IsEnabledClock\n
Kojto 136:ef9c61f8c49f 1021 * IOPENR GPIOHEN LL_IOP_GRP1_IsEnabledClock
Kojto 136:ef9c61f8c49f 1022 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1023 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1024 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1025 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1026 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1027 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1028 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1029 *
Kojto 136:ef9c61f8c49f 1030 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1031 * @retval State of Periphs (1 or 0).
Kojto 136:ef9c61f8c49f 1032 */
Kojto 136:ef9c61f8c49f 1033 __STATIC_INLINE uint32_t LL_IOP_GRP1_IsEnabledClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1034 {
Kojto 136:ef9c61f8c49f 1035 return (READ_BIT(RCC->IOPENR, Periphs) == Periphs);
Kojto 136:ef9c61f8c49f 1036 }
Kojto 136:ef9c61f8c49f 1037
Kojto 136:ef9c61f8c49f 1038 /**
Kojto 136:ef9c61f8c49f 1039 * @brief Disable IOP peripherals clock.
Kojto 136:ef9c61f8c49f 1040 * @rmtoll IOPENR GPIOAEN LL_IOP_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 1041 * IOPENR GPIOBEN LL_IOP_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 1042 * IOPENR GPIOCEN LL_IOP_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 1043 * IOPENR GPIODEN LL_IOP_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 1044 * IOPENR GPIOEEN LL_IOP_GRP1_DisableClock\n
Kojto 136:ef9c61f8c49f 1045 * IOPENR GPIOHEN LL_IOP_GRP1_DisableClock
Kojto 136:ef9c61f8c49f 1046 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1047 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1048 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1049 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1050 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1051 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1052 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1053 *
Kojto 136:ef9c61f8c49f 1054 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1055 * @retval None
Kojto 136:ef9c61f8c49f 1056 */
Kojto 136:ef9c61f8c49f 1057 __STATIC_INLINE void LL_IOP_GRP1_DisableClock(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1058 {
Kojto 136:ef9c61f8c49f 1059 CLEAR_BIT(RCC->IOPENR, Periphs);
Kojto 136:ef9c61f8c49f 1060 }
Kojto 136:ef9c61f8c49f 1061
Kojto 136:ef9c61f8c49f 1062 /**
Kojto 136:ef9c61f8c49f 1063 * @brief Disable IOP peripherals clock.
Kojto 136:ef9c61f8c49f 1064 * @rmtoll IOPRSTR GPIOASMEN LL_IOP_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 1065 * IOPRSTR GPIOBSMEN LL_IOP_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 1066 * IOPRSTR GPIOCSMEN LL_IOP_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 1067 * IOPRSTR GPIODSMEN LL_IOP_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 1068 * IOPRSTR GPIOESMEN LL_IOP_GRP1_ForceReset\n
Kojto 136:ef9c61f8c49f 1069 * IOPRSTR GPIOHSMEN LL_IOP_GRP1_ForceReset
Kojto 136:ef9c61f8c49f 1070 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1071 * @arg @ref LL_IOP_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 1072 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1073 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1074 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1075 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1076 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1077 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1078 *
Kojto 136:ef9c61f8c49f 1079 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1080 * @retval None
Kojto 136:ef9c61f8c49f 1081 */
Kojto 136:ef9c61f8c49f 1082 __STATIC_INLINE void LL_IOP_GRP1_ForceReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1083 {
Kojto 136:ef9c61f8c49f 1084 SET_BIT(RCC->IOPRSTR, Periphs);
Kojto 136:ef9c61f8c49f 1085 }
Kojto 136:ef9c61f8c49f 1086
Kojto 136:ef9c61f8c49f 1087 /**
Kojto 136:ef9c61f8c49f 1088 * @brief Release IOP peripherals reset.
Kojto 136:ef9c61f8c49f 1089 * @rmtoll IOPRSTR GPIOASMEN LL_IOP_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 1090 * IOPRSTR GPIOBSMEN LL_IOP_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 1091 * IOPRSTR GPIOCSMEN LL_IOP_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 1092 * IOPRSTR GPIODSMEN LL_IOP_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 1093 * IOPRSTR GPIOESMEN LL_IOP_GRP1_ReleaseReset\n
Kojto 136:ef9c61f8c49f 1094 * IOPRSTR GPIOHSMEN LL_IOP_GRP1_ReleaseReset
Kojto 136:ef9c61f8c49f 1095 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1096 * @arg @ref LL_IOP_GRP1_PERIPH_ALL
Kojto 136:ef9c61f8c49f 1097 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1098 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1099 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1100 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1101 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1102 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1103 *
Kojto 136:ef9c61f8c49f 1104 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1105 * @retval None
Kojto 136:ef9c61f8c49f 1106 */
Kojto 136:ef9c61f8c49f 1107 __STATIC_INLINE void LL_IOP_GRP1_ReleaseReset(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1108 {
Kojto 136:ef9c61f8c49f 1109 CLEAR_BIT(RCC->IOPRSTR, Periphs);
Kojto 136:ef9c61f8c49f 1110 }
Kojto 136:ef9c61f8c49f 1111
Kojto 136:ef9c61f8c49f 1112 /**
Kojto 136:ef9c61f8c49f 1113 * @brief Enable IOP peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 1114 * @rmtoll IOPSMENR GPIOARST LL_IOP_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 1115 * IOPSMENR GPIOBRST LL_IOP_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 1116 * IOPSMENR GPIOCRST LL_IOP_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 1117 * IOPSMENR GPIODRST LL_IOP_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 1118 * IOPSMENR GPIOERST LL_IOP_GRP1_EnableClockSleep\n
Kojto 136:ef9c61f8c49f 1119 * IOPSMENR GPIOHRST LL_IOP_GRP1_EnableClockSleep
Kojto 136:ef9c61f8c49f 1120 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1121 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1122 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1123 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1124 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1125 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1126 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1127 *
Kojto 136:ef9c61f8c49f 1128 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1129 * @retval None
Kojto 136:ef9c61f8c49f 1130 */
Kojto 136:ef9c61f8c49f 1131 __STATIC_INLINE void LL_IOP_GRP1_EnableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1132 {
Kojto 136:ef9c61f8c49f 1133 __IO uint32_t tmpreg;
Kojto 136:ef9c61f8c49f 1134 SET_BIT(RCC->IOPSMENR, Periphs);
Kojto 136:ef9c61f8c49f 1135 /* Delay after an RCC peripheral clock enabling */
Kojto 136:ef9c61f8c49f 1136 tmpreg = READ_BIT(RCC->IOPSMENR, Periphs);
Kojto 136:ef9c61f8c49f 1137 (void)tmpreg;
Kojto 136:ef9c61f8c49f 1138 }
Kojto 136:ef9c61f8c49f 1139
Kojto 136:ef9c61f8c49f 1140 /**
Kojto 136:ef9c61f8c49f 1141 * @brief Disable IOP peripherals clock during Low Power (Sleep) mode.
Kojto 136:ef9c61f8c49f 1142 * @rmtoll IOPSMENR GPIOARST LL_IOP_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 1143 * IOPSMENR GPIOBRST LL_IOP_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 1144 * IOPSMENR GPIOCRST LL_IOP_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 1145 * IOPSMENR GPIODRST LL_IOP_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 1146 * IOPSMENR GPIOERST LL_IOP_GRP1_DisableClockSleep\n
Kojto 136:ef9c61f8c49f 1147 * IOPSMENR GPIOHRST LL_IOP_GRP1_DisableClockSleep
Kojto 136:ef9c61f8c49f 1148 * @param Periphs This parameter can be a combination of the following values:
Kojto 136:ef9c61f8c49f 1149 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOA
Kojto 136:ef9c61f8c49f 1150 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOB
Kojto 136:ef9c61f8c49f 1151 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOC
Kojto 136:ef9c61f8c49f 1152 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOD (*)
Kojto 136:ef9c61f8c49f 1153 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOE (*)
Kojto 136:ef9c61f8c49f 1154 * @arg @ref LL_IOP_GRP1_PERIPH_GPIOH (*)
Kojto 136:ef9c61f8c49f 1155 *
Kojto 136:ef9c61f8c49f 1156 * (*) value not defined in all devices.
Kojto 136:ef9c61f8c49f 1157 * @retval None
Kojto 136:ef9c61f8c49f 1158 */
Kojto 136:ef9c61f8c49f 1159 __STATIC_INLINE void LL_IOP_GRP1_DisableClockSleep(uint32_t Periphs)
Kojto 136:ef9c61f8c49f 1160 {
Kojto 136:ef9c61f8c49f 1161 CLEAR_BIT(RCC->IOPSMENR, Periphs);
Kojto 136:ef9c61f8c49f 1162 }
Kojto 136:ef9c61f8c49f 1163
Kojto 136:ef9c61f8c49f 1164 /**
Kojto 136:ef9c61f8c49f 1165 * @}
Kojto 136:ef9c61f8c49f 1166 */
Kojto 136:ef9c61f8c49f 1167
Kojto 136:ef9c61f8c49f 1168
Kojto 136:ef9c61f8c49f 1169 /**
Kojto 136:ef9c61f8c49f 1170 * @}
Kojto 136:ef9c61f8c49f 1171 */
Kojto 136:ef9c61f8c49f 1172
Kojto 136:ef9c61f8c49f 1173 /**
Kojto 136:ef9c61f8c49f 1174 * @}
Kojto 136:ef9c61f8c49f 1175 */
Kojto 136:ef9c61f8c49f 1176
Kojto 136:ef9c61f8c49f 1177 #endif /* defined(RCC) */
Kojto 136:ef9c61f8c49f 1178
Kojto 136:ef9c61f8c49f 1179 /**
Kojto 136:ef9c61f8c49f 1180 * @}
Kojto 136:ef9c61f8c49f 1181 */
Kojto 136:ef9c61f8c49f 1182
Kojto 136:ef9c61f8c49f 1183 #ifdef __cplusplus
Kojto 136:ef9c61f8c49f 1184 }
Kojto 136:ef9c61f8c49f 1185 #endif
Kojto 136:ef9c61f8c49f 1186
Kojto 136:ef9c61f8c49f 1187 #endif /* __STM32L0xx_LL_BUS_H */
Kojto 136:ef9c61f8c49f 1188
Kojto 136:ef9c61f8c49f 1189 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/