mbed - The official Mbed 2 C/C++ SDK provides the softwa…

Users » mbed_official » Code » mbed

mbed official / mbed

The official Mbed 2 C/C++ SDK provides the software platform and libraries to build your applications.

Dependents: hello SerialTestv11 SerialTestv12 Sierpinski ... more

mbed 2

This is the mbed 2 library. If you'd like to learn about Mbed OS please see the mbed-os docs.

TARGET_TY51822R3/core_cm3.h@113:f141b2784e32, 2016-02-02 (annotated)

Committer:: Kojto
Date:: Tue Feb 02 14:43:35 2016 +0000
Revision:: 113:f141b2784e32
Child:: 127:25aea2a3f4e3

Release 113 of the mbed library



Changes:

- new targets - Silabs Perl Gecko, TY51822

- Silabs - emlib update to 4.1.0, various bugfixes as result

- STM B96B_F446VE - add async serial support

- Freescale KLXX - rtc lock fix

- LPC11U68 and LPC1549 - pwm bugfixes - duty cycle

Who changed what in which revision?

User	Revision	Line number	New contents of line
Kojto	113:f141b2784e32	1	/************************************************************************//
Kojto	113:f141b2784e32	2	* @file core_cm3.h
Kojto	113:f141b2784e32	3	* @brief CMSIS Cortex-M3 Core Peripheral Access Layer Header File
Kojto	113:f141b2784e32	4	* @version V4.10
Kojto	113:f141b2784e32	5	* @date 18. March 2015
Kojto	113:f141b2784e32	6	*
Kojto	113:f141b2784e32	7	* @note
Kojto	113:f141b2784e32	8	*
Kojto	113:f141b2784e32	9	******************************************************************************/
Kojto	113:f141b2784e32	10	/* Copyright (c) 2009 - 2015 ARM LIMITED
Kojto	113:f141b2784e32	11
Kojto	113:f141b2784e32	12	All rights reserved.
Kojto	113:f141b2784e32	13	Redistribution and use in source and binary forms, with or without
Kojto	113:f141b2784e32	14	modification, are permitted provided that the following conditions are met:
Kojto	113:f141b2784e32	15	- Redistributions of source code must retain the above copyright
Kojto	113:f141b2784e32	16	notice, this list of conditions and the following disclaimer.
Kojto	113:f141b2784e32	17	- Redistributions in binary form must reproduce the above copyright
Kojto	113:f141b2784e32	18	notice, this list of conditions and the following disclaimer in the
Kojto	113:f141b2784e32	19	documentation and/or other materials provided with the distribution.
Kojto	113:f141b2784e32	20	- Neither the name of ARM nor the names of its contributors may be used
Kojto	113:f141b2784e32	21	to endorse or promote products derived from this software without
Kojto	113:f141b2784e32	22	specific prior written permission.
Kojto	113:f141b2784e32	23	*
Kojto	113:f141b2784e32	24	THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
Kojto	113:f141b2784e32	25	AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
Kojto	113:f141b2784e32	26	IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
Kojto	113:f141b2784e32	27	ARE DISCLAIMED. IN NO EVENT SHALL COPYRIGHT HOLDERS AND CONTRIBUTORS BE
Kojto	113:f141b2784e32	28	LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
Kojto	113:f141b2784e32	29	CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
Kojto	113:f141b2784e32	30	SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
Kojto	113:f141b2784e32	31	INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
Kojto	113:f141b2784e32	32	CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
Kojto	113:f141b2784e32	33	ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
Kojto	113:f141b2784e32	34	POSSIBILITY OF SUCH DAMAGE.
Kojto	113:f141b2784e32	35	---------------------------------------------------------------------------*/
Kojto	113:f141b2784e32	36
Kojto	113:f141b2784e32	37
Kojto	113:f141b2784e32	38	#if defined ( __ICCARM__ )
Kojto	113:f141b2784e32	39	#pragma system_include /* treat file as system include file for MISRA check */
Kojto	113:f141b2784e32	40	#endif
Kojto	113:f141b2784e32	41
Kojto	113:f141b2784e32	42	#ifndef __CORE_CM3_H_GENERIC
Kojto	113:f141b2784e32	43	#define __CORE_CM3_H_GENERIC
Kojto	113:f141b2784e32	44
Kojto	113:f141b2784e32	45	#ifdef __cplusplus
Kojto	113:f141b2784e32	46	extern "C" {
Kojto	113:f141b2784e32	47	#endif
Kojto	113:f141b2784e32	48
Kojto	113:f141b2784e32	49	/** \page CMSIS_MISRA_Exceptions MISRA-C:2004 Compliance Exceptions
Kojto	113:f141b2784e32	50	CMSIS violates the following MISRA-C:2004 rules:
Kojto	113:f141b2784e32	51
Kojto	113:f141b2784e32	52	\li Required Rule 8.5, object/function definition in header file.<br>
Kojto	113:f141b2784e32	53	Function definitions in header files are used to allow 'inlining'.
Kojto	113:f141b2784e32	54
Kojto	113:f141b2784e32	55	\li Required Rule 18.4, declaration of union type or object of union type: '{...}'.<br>
Kojto	113:f141b2784e32	56	Unions are used for effective representation of core registers.
Kojto	113:f141b2784e32	57
Kojto	113:f141b2784e32	58	\li Advisory Rule 19.7, Function-like macro defined.<br>
Kojto	113:f141b2784e32	59	Function-like macros are used to allow more efficient code.
Kojto	113:f141b2784e32	60	*/
Kojto	113:f141b2784e32	61
Kojto	113:f141b2784e32	62
Kojto	113:f141b2784e32	63	/*******************************************************************************
Kojto	113:f141b2784e32	64	* CMSIS definitions
Kojto	113:f141b2784e32	65	******************************************************************************/
Kojto	113:f141b2784e32	66	/** \ingroup Cortex_M3
Kojto	113:f141b2784e32	67	@{
Kojto	113:f141b2784e32	68	*/
Kojto	113:f141b2784e32	69
Kojto	113:f141b2784e32	70	/* CMSIS CM3 definitions */
Kojto	113:f141b2784e32	71	#define __CM3_CMSIS_VERSION_MAIN (0x04) /!< [31:16] CMSIS HAL main version /
Kojto	113:f141b2784e32	72	#define __CM3_CMSIS_VERSION_SUB (0x00) /!< [15:0] CMSIS HAL sub version /
Kojto	113:f141b2784e32	73	#define __CM3_CMSIS_VERSION ((__CM3_CMSIS_VERSION_MAIN << 16) \| \
Kojto	113:f141b2784e32	74	__CM3_CMSIS_VERSION_SUB ) /!< CMSIS HAL version number /
Kojto	113:f141b2784e32	75
Kojto	113:f141b2784e32	76	#define __CORTEX_M (0x03) /!< Cortex-M Core /
Kojto	113:f141b2784e32	77
Kojto	113:f141b2784e32	78
Kojto	113:f141b2784e32	79	#if defined ( __CC_ARM )
Kojto	113:f141b2784e32	80	#define __ASM __asm /!< asm keyword for ARM Compiler /
Kojto	113:f141b2784e32	81	#define __INLINE __inline /!< inline keyword for ARM Compiler /
Kojto	113:f141b2784e32	82	#define __STATIC_INLINE static __inline
Kojto	113:f141b2784e32	83
Kojto	113:f141b2784e32	84	#elif defined ( __GNUC__ )
Kojto	113:f141b2784e32	85	#define __ASM __asm /!< asm keyword for GNU Compiler /
Kojto	113:f141b2784e32	86	#define __INLINE inline /!< inline keyword for GNU Compiler /
Kojto	113:f141b2784e32	87	#define __STATIC_INLINE static inline
Kojto	113:f141b2784e32	88
Kojto	113:f141b2784e32	89	#elif defined ( __ICCARM__ )
Kojto	113:f141b2784e32	90	#define __ASM __asm /!< asm keyword for IAR Compiler /
Kojto	113:f141b2784e32	91	#define __INLINE inline /!< inline keyword for IAR Compiler. Only available in High optimization mode! /
Kojto	113:f141b2784e32	92	#define __STATIC_INLINE static inline
Kojto	113:f141b2784e32	93
Kojto	113:f141b2784e32	94	#elif defined ( __TMS470__ )
Kojto	113:f141b2784e32	95	#define __ASM __asm /!< asm keyword for TI CCS Compiler /
Kojto	113:f141b2784e32	96	#define __STATIC_INLINE static inline
Kojto	113:f141b2784e32	97
Kojto	113:f141b2784e32	98	#elif defined ( __TASKING__ )
Kojto	113:f141b2784e32	99	#define __ASM __asm /!< asm keyword for TASKING Compiler /
Kojto	113:f141b2784e32	100	#define __INLINE inline /!< inline keyword for TASKING Compiler /
Kojto	113:f141b2784e32	101	#define __STATIC_INLINE static inline
Kojto	113:f141b2784e32	102
Kojto	113:f141b2784e32	103	#elif defined ( __CSMC__ )
Kojto	113:f141b2784e32	104	#define __packed
Kojto	113:f141b2784e32	105	#define __ASM _asm /!< asm keyword for COSMIC Compiler /
Kojto	113:f141b2784e32	106	#define __INLINE inline /use -pc99 on compile line !< inline keyword for COSMIC Compiler /
Kojto	113:f141b2784e32	107	#define __STATIC_INLINE static inline
Kojto	113:f141b2784e32	108
Kojto	113:f141b2784e32	109	#endif
Kojto	113:f141b2784e32	110
Kojto	113:f141b2784e32	111	/** __FPU_USED indicates whether an FPU is used or not.
Kojto	113:f141b2784e32	112	This core does not support an FPU at all
Kojto	113:f141b2784e32	113	*/
Kojto	113:f141b2784e32	114	#define __FPU_USED 0
Kojto	113:f141b2784e32	115
Kojto	113:f141b2784e32	116	#if defined ( __CC_ARM )
Kojto	113:f141b2784e32	117	#if defined __TARGET_FPU_VFP
Kojto	113:f141b2784e32	118	#warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	119	#endif
Kojto	113:f141b2784e32	120
Kojto	113:f141b2784e32	121	#elif defined ( __GNUC__ )
Kojto	113:f141b2784e32	122	#if defined (__VFP_FP__) && !defined(__SOFTFP__)
Kojto	113:f141b2784e32	123	#warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	124	#endif
Kojto	113:f141b2784e32	125
Kojto	113:f141b2784e32	126	#elif defined ( __ICCARM__ )
Kojto	113:f141b2784e32	127	#if defined __ARMVFP__
Kojto	113:f141b2784e32	128	#warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	129	#endif
Kojto	113:f141b2784e32	130
Kojto	113:f141b2784e32	131	#elif defined ( __TMS470__ )
Kojto	113:f141b2784e32	132	#if defined __TI__VFP_SUPPORT____
Kojto	113:f141b2784e32	133	#warning "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	134	#endif
Kojto	113:f141b2784e32	135
Kojto	113:f141b2784e32	136	#elif defined ( __TASKING__ )
Kojto	113:f141b2784e32	137	#if defined __FPU_VFP__
Kojto	113:f141b2784e32	138	#error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	139	#endif
Kojto	113:f141b2784e32	140
Kojto	113:f141b2784e32	141	#elif defined ( __CSMC__ ) /* Cosmic */
Kojto	113:f141b2784e32	142	#if ( __CSMC__ & 0x400) // FPU present for parser
Kojto	113:f141b2784e32	143	#error "Compiler generates FPU instructions for a device without an FPU (check __FPU_PRESENT)"
Kojto	113:f141b2784e32	144	#endif
Kojto	113:f141b2784e32	145	#endif
Kojto	113:f141b2784e32	146
Kojto	113:f141b2784e32	147	#include <stdint.h> /* standard types definitions */
Kojto	113:f141b2784e32	148	#include <core_cmInstr.h> /* Core Instruction Access */
Kojto	113:f141b2784e32	149	#include <core_cmFunc.h> /* Core Function Access */
Kojto	113:f141b2784e32	150
Kojto	113:f141b2784e32	151	#ifdef __cplusplus
Kojto	113:f141b2784e32	152	}
Kojto	113:f141b2784e32	153	#endif
Kojto	113:f141b2784e32	154
Kojto	113:f141b2784e32	155	#endif /* __CORE_CM3_H_GENERIC */
Kojto	113:f141b2784e32	156
Kojto	113:f141b2784e32	157	#ifndef __CMSIS_GENERIC
Kojto	113:f141b2784e32	158
Kojto	113:f141b2784e32	159	#ifndef __CORE_CM3_H_DEPENDANT
Kojto	113:f141b2784e32	160	#define __CORE_CM3_H_DEPENDANT
Kojto	113:f141b2784e32	161
Kojto	113:f141b2784e32	162	#ifdef __cplusplus
Kojto	113:f141b2784e32	163	extern "C" {
Kojto	113:f141b2784e32	164	#endif
Kojto	113:f141b2784e32	165
Kojto	113:f141b2784e32	166	/* check device defines and use defaults */
Kojto	113:f141b2784e32	167	#if defined __CHECK_DEVICE_DEFINES
Kojto	113:f141b2784e32	168	#ifndef __CM3_REV
Kojto	113:f141b2784e32	169	#define __CM3_REV 0x0200
Kojto	113:f141b2784e32	170	#warning "__CM3_REV not defined in device header file; using default!"
Kojto	113:f141b2784e32	171	#endif
Kojto	113:f141b2784e32	172
Kojto	113:f141b2784e32	173	#ifndef __MPU_PRESENT
Kojto	113:f141b2784e32	174	#define __MPU_PRESENT 0
Kojto	113:f141b2784e32	175	#warning "__MPU_PRESENT not defined in device header file; using default!"
Kojto	113:f141b2784e32	176	#endif
Kojto	113:f141b2784e32	177
Kojto	113:f141b2784e32	178	#ifndef __NVIC_PRIO_BITS
Kojto	113:f141b2784e32	179	#define __NVIC_PRIO_BITS 4
Kojto	113:f141b2784e32	180	#warning "__NVIC_PRIO_BITS not defined in device header file; using default!"
Kojto	113:f141b2784e32	181	#endif
Kojto	113:f141b2784e32	182
Kojto	113:f141b2784e32	183	#ifndef __Vendor_SysTickConfig
Kojto	113:f141b2784e32	184	#define __Vendor_SysTickConfig 0
Kojto	113:f141b2784e32	185	#warning "__Vendor_SysTickConfig not defined in device header file; using default!"
Kojto	113:f141b2784e32	186	#endif
Kojto	113:f141b2784e32	187	#endif
Kojto	113:f141b2784e32	188
Kojto	113:f141b2784e32	189	/* IO definitions (access restrictions to peripheral registers) */
Kojto	113:f141b2784e32	190	/**
Kojto	113:f141b2784e32	191	\defgroup CMSIS_glob_defs CMSIS Global Defines
Kojto	113:f141b2784e32	192
Kojto	113:f141b2784e32	193	<strong>IO Type Qualifiers</strong> are used
Kojto	113:f141b2784e32	194	\li to specify the access to peripheral variables.
Kojto	113:f141b2784e32	195	\li for automatic generation of peripheral register debug information.
Kojto	113:f141b2784e32	196	*/
Kojto	113:f141b2784e32	197	#ifdef __cplusplus
Kojto	113:f141b2784e32	198	#define __I volatile /!< Defines 'read only' permissions /
Kojto	113:f141b2784e32	199	#else
Kojto	113:f141b2784e32	200	#define __I volatile const /!< Defines 'read only' permissions /
Kojto	113:f141b2784e32	201	#endif
Kojto	113:f141b2784e32	202	#define __O volatile /!< Defines 'write only' permissions /
Kojto	113:f141b2784e32	203	#define __IO volatile /!< Defines 'read / write' permissions /
Kojto	113:f141b2784e32	204
Kojto	113:f141b2784e32	205	/@} end of group Cortex_M3 /
Kojto	113:f141b2784e32	206
Kojto	113:f141b2784e32	207
Kojto	113:f141b2784e32	208
Kojto	113:f141b2784e32	209	/*******************************************************************************
Kojto	113:f141b2784e32	210	* Register Abstraction
Kojto	113:f141b2784e32	211	Core Register contain:
Kojto	113:f141b2784e32	212	- Core Register
Kojto	113:f141b2784e32	213	- Core NVIC Register
Kojto	113:f141b2784e32	214	- Core SCB Register
Kojto	113:f141b2784e32	215	- Core SysTick Register
Kojto	113:f141b2784e32	216	- Core Debug Register
Kojto	113:f141b2784e32	217	- Core MPU Register
Kojto	113:f141b2784e32	218	******************************************************************************/
Kojto	113:f141b2784e32	219	/** \defgroup CMSIS_core_register Defines and Type Definitions
Kojto	113:f141b2784e32	220	\brief Type definitions and defines for Cortex-M processor based devices.
Kojto	113:f141b2784e32	221	*/
Kojto	113:f141b2784e32	222
Kojto	113:f141b2784e32	223	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	224	\defgroup CMSIS_CORE Status and Control Registers
Kojto	113:f141b2784e32	225	\brief Core Register type definitions.
Kojto	113:f141b2784e32	226	@{
Kojto	113:f141b2784e32	227	*/
Kojto	113:f141b2784e32	228
Kojto	113:f141b2784e32	229	/** \brief Union type to access the Application Program Status Register (APSR).
Kojto	113:f141b2784e32	230	*/
Kojto	113:f141b2784e32	231	typedef union
Kojto	113:f141b2784e32	232	{
Kojto	113:f141b2784e32	233	struct
Kojto	113:f141b2784e32	234	{
Kojto	113:f141b2784e32	235	uint32_t _reserved0:27; /!< bit: 0..26 Reserved /
Kojto	113:f141b2784e32	236	uint32_t Q:1; /!< bit: 27 Saturation condition flag /
Kojto	113:f141b2784e32	237	uint32_t V:1; /!< bit: 28 Overflow condition code flag /
Kojto	113:f141b2784e32	238	uint32_t C:1; /!< bit: 29 Carry condition code flag /
Kojto	113:f141b2784e32	239	uint32_t Z:1; /!< bit: 30 Zero condition code flag /
Kojto	113:f141b2784e32	240	uint32_t N:1; /!< bit: 31 Negative condition code flag /
Kojto	113:f141b2784e32	241	} b; /!< Structure used for bit access /
Kojto	113:f141b2784e32	242	uint32_t w; /!< Type used for word access /
Kojto	113:f141b2784e32	243	} APSR_Type;
Kojto	113:f141b2784e32	244
Kojto	113:f141b2784e32	245	/* APSR Register Definitions */
Kojto	113:f141b2784e32	246	#define APSR_N_Pos 31 /!< APSR: N Position /
Kojto	113:f141b2784e32	247	#define APSR_N_Msk (1UL << APSR_N_Pos) /!< APSR: N Mask /
Kojto	113:f141b2784e32	248
Kojto	113:f141b2784e32	249	#define APSR_Z_Pos 30 /!< APSR: Z Position /
Kojto	113:f141b2784e32	250	#define APSR_Z_Msk (1UL << APSR_Z_Pos) /!< APSR: Z Mask /
Kojto	113:f141b2784e32	251
Kojto	113:f141b2784e32	252	#define APSR_C_Pos 29 /!< APSR: C Position /
Kojto	113:f141b2784e32	253	#define APSR_C_Msk (1UL << APSR_C_Pos) /!< APSR: C Mask /
Kojto	113:f141b2784e32	254
Kojto	113:f141b2784e32	255	#define APSR_V_Pos 28 /!< APSR: V Position /
Kojto	113:f141b2784e32	256	#define APSR_V_Msk (1UL << APSR_V_Pos) /!< APSR: V Mask /
Kojto	113:f141b2784e32	257
Kojto	113:f141b2784e32	258	#define APSR_Q_Pos 27 /!< APSR: Q Position /
Kojto	113:f141b2784e32	259	#define APSR_Q_Msk (1UL << APSR_Q_Pos) /!< APSR: Q Mask /
Kojto	113:f141b2784e32	260
Kojto	113:f141b2784e32	261
Kojto	113:f141b2784e32	262	/** \brief Union type to access the Interrupt Program Status Register (IPSR).
Kojto	113:f141b2784e32	263	*/
Kojto	113:f141b2784e32	264	typedef union
Kojto	113:f141b2784e32	265	{
Kojto	113:f141b2784e32	266	struct
Kojto	113:f141b2784e32	267	{
Kojto	113:f141b2784e32	268	uint32_t ISR:9; /!< bit: 0.. 8 Exception number /
Kojto	113:f141b2784e32	269	uint32_t _reserved0:23; /!< bit: 9..31 Reserved /
Kojto	113:f141b2784e32	270	} b; /!< Structure used for bit access /
Kojto	113:f141b2784e32	271	uint32_t w; /!< Type used for word access /
Kojto	113:f141b2784e32	272	} IPSR_Type;
Kojto	113:f141b2784e32	273
Kojto	113:f141b2784e32	274	/* IPSR Register Definitions */
Kojto	113:f141b2784e32	275	#define IPSR_ISR_Pos 0 /!< IPSR: ISR Position /
Kojto	113:f141b2784e32	276	#define IPSR_ISR_Msk (0x1FFUL /<< IPSR_ISR_Pos/) /!< IPSR: ISR Mask /
Kojto	113:f141b2784e32	277
Kojto	113:f141b2784e32	278
Kojto	113:f141b2784e32	279	/** \brief Union type to access the Special-Purpose Program Status Registers (xPSR).
Kojto	113:f141b2784e32	280	*/
Kojto	113:f141b2784e32	281	typedef union
Kojto	113:f141b2784e32	282	{
Kojto	113:f141b2784e32	283	struct
Kojto	113:f141b2784e32	284	{
Kojto	113:f141b2784e32	285	uint32_t ISR:9; /!< bit: 0.. 8 Exception number /
Kojto	113:f141b2784e32	286	uint32_t _reserved0:15; /!< bit: 9..23 Reserved /
Kojto	113:f141b2784e32	287	uint32_t T:1; /!< bit: 24 Thumb bit (read 0) /
Kojto	113:f141b2784e32	288	uint32_t IT:2; /!< bit: 25..26 saved IT state (read 0) /
Kojto	113:f141b2784e32	289	uint32_t Q:1; /!< bit: 27 Saturation condition flag /
Kojto	113:f141b2784e32	290	uint32_t V:1; /!< bit: 28 Overflow condition code flag /
Kojto	113:f141b2784e32	291	uint32_t C:1; /!< bit: 29 Carry condition code flag /
Kojto	113:f141b2784e32	292	uint32_t Z:1; /!< bit: 30 Zero condition code flag /
Kojto	113:f141b2784e32	293	uint32_t N:1; /!< bit: 31 Negative condition code flag /
Kojto	113:f141b2784e32	294	} b; /!< Structure used for bit access /
Kojto	113:f141b2784e32	295	uint32_t w; /!< Type used for word access /
Kojto	113:f141b2784e32	296	} xPSR_Type;
Kojto	113:f141b2784e32	297
Kojto	113:f141b2784e32	298	/* xPSR Register Definitions */
Kojto	113:f141b2784e32	299	#define xPSR_N_Pos 31 /!< xPSR: N Position /
Kojto	113:f141b2784e32	300	#define xPSR_N_Msk (1UL << xPSR_N_Pos) /!< xPSR: N Mask /
Kojto	113:f141b2784e32	301
Kojto	113:f141b2784e32	302	#define xPSR_Z_Pos 30 /!< xPSR: Z Position /
Kojto	113:f141b2784e32	303	#define xPSR_Z_Msk (1UL << xPSR_Z_Pos) /!< xPSR: Z Mask /
Kojto	113:f141b2784e32	304
Kojto	113:f141b2784e32	305	#define xPSR_C_Pos 29 /!< xPSR: C Position /
Kojto	113:f141b2784e32	306	#define xPSR_C_Msk (1UL << xPSR_C_Pos) /!< xPSR: C Mask /
Kojto	113:f141b2784e32	307
Kojto	113:f141b2784e32	308	#define xPSR_V_Pos 28 /!< xPSR: V Position /
Kojto	113:f141b2784e32	309	#define xPSR_V_Msk (1UL << xPSR_V_Pos) /!< xPSR: V Mask /
Kojto	113:f141b2784e32	310
Kojto	113:f141b2784e32	311	#define xPSR_Q_Pos 27 /!< xPSR: Q Position /
Kojto	113:f141b2784e32	312	#define xPSR_Q_Msk (1UL << xPSR_Q_Pos) /!< xPSR: Q Mask /
Kojto	113:f141b2784e32	313
Kojto	113:f141b2784e32	314	#define xPSR_IT_Pos 25 /!< xPSR: IT Position /
Kojto	113:f141b2784e32	315	#define xPSR_IT_Msk (3UL << xPSR_IT_Pos) /!< xPSR: IT Mask /
Kojto	113:f141b2784e32	316
Kojto	113:f141b2784e32	317	#define xPSR_T_Pos 24 /!< xPSR: T Position /
Kojto	113:f141b2784e32	318	#define xPSR_T_Msk (1UL << xPSR_T_Pos) /!< xPSR: T Mask /
Kojto	113:f141b2784e32	319
Kojto	113:f141b2784e32	320	#define xPSR_ISR_Pos 0 /!< xPSR: ISR Position /
Kojto	113:f141b2784e32	321	#define xPSR_ISR_Msk (0x1FFUL /<< xPSR_ISR_Pos/) /!< xPSR: ISR Mask /
Kojto	113:f141b2784e32	322
Kojto	113:f141b2784e32	323
Kojto	113:f141b2784e32	324	/** \brief Union type to access the Control Registers (CONTROL).
Kojto	113:f141b2784e32	325	*/
Kojto	113:f141b2784e32	326	typedef union
Kojto	113:f141b2784e32	327	{
Kojto	113:f141b2784e32	328	struct
Kojto	113:f141b2784e32	329	{
Kojto	113:f141b2784e32	330	uint32_t nPRIV:1; /!< bit: 0 Execution privilege in Thread mode /
Kojto	113:f141b2784e32	331	uint32_t SPSEL:1; /!< bit: 1 Stack to be used /
Kojto	113:f141b2784e32	332	uint32_t _reserved1:30; /!< bit: 2..31 Reserved /
Kojto	113:f141b2784e32	333	} b; /!< Structure used for bit access /
Kojto	113:f141b2784e32	334	uint32_t w; /!< Type used for word access /
Kojto	113:f141b2784e32	335	} CONTROL_Type;
Kojto	113:f141b2784e32	336
Kojto	113:f141b2784e32	337	/* CONTROL Register Definitions */
Kojto	113:f141b2784e32	338	#define CONTROL_SPSEL_Pos 1 /!< CONTROL: SPSEL Position /
Kojto	113:f141b2784e32	339	#define CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos) /!< CONTROL: SPSEL Mask /
Kojto	113:f141b2784e32	340
Kojto	113:f141b2784e32	341	#define CONTROL_nPRIV_Pos 0 /!< CONTROL: nPRIV Position /
Kojto	113:f141b2784e32	342	#define CONTROL_nPRIV_Msk (1UL /<< CONTROL_nPRIV_Pos/) /!< CONTROL: nPRIV Mask /
Kojto	113:f141b2784e32	343
Kojto	113:f141b2784e32	344	/@} end of group CMSIS_CORE /
Kojto	113:f141b2784e32	345
Kojto	113:f141b2784e32	346
Kojto	113:f141b2784e32	347	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	348	\defgroup CMSIS_NVIC Nested Vectored Interrupt Controller (NVIC)
Kojto	113:f141b2784e32	349	\brief Type definitions for the NVIC Registers
Kojto	113:f141b2784e32	350	@{
Kojto	113:f141b2784e32	351	*/
Kojto	113:f141b2784e32	352
Kojto	113:f141b2784e32	353	/** \brief Structure type to access the Nested Vectored Interrupt Controller (NVIC).
Kojto	113:f141b2784e32	354	*/
Kojto	113:f141b2784e32	355	typedef struct
Kojto	113:f141b2784e32	356	{
Kojto	113:f141b2784e32	357	__IO uint32_t ISER[8]; /!< Offset: 0x000 (R/W) Interrupt Set Enable Register /
Kojto	113:f141b2784e32	358	uint32_t RESERVED0[24];
Kojto	113:f141b2784e32	359	__IO uint32_t ICER[8]; /!< Offset: 0x080 (R/W) Interrupt Clear Enable Register /
Kojto	113:f141b2784e32	360	uint32_t RSERVED1[24];
Kojto	113:f141b2784e32	361	__IO uint32_t ISPR[8]; /!< Offset: 0x100 (R/W) Interrupt Set Pending Register /
Kojto	113:f141b2784e32	362	uint32_t RESERVED2[24];
Kojto	113:f141b2784e32	363	__IO uint32_t ICPR[8]; /!< Offset: 0x180 (R/W) Interrupt Clear Pending Register /
Kojto	113:f141b2784e32	364	uint32_t RESERVED3[24];
Kojto	113:f141b2784e32	365	__IO uint32_t IABR[8]; /!< Offset: 0x200 (R/W) Interrupt Active bit Register /
Kojto	113:f141b2784e32	366	uint32_t RESERVED4[56];
Kojto	113:f141b2784e32	367	__IO uint8_t IP[240]; /!< Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide) /
Kojto	113:f141b2784e32	368	uint32_t RESERVED5[644];
Kojto	113:f141b2784e32	369	__O uint32_t STIR; /!< Offset: 0xE00 ( /W) Software Trigger Interrupt Register /
Kojto	113:f141b2784e32	370	} NVIC_Type;
Kojto	113:f141b2784e32	371
Kojto	113:f141b2784e32	372	/* Software Triggered Interrupt Register Definitions */
Kojto	113:f141b2784e32	373	#define NVIC_STIR_INTID_Pos 0 /!< STIR: INTLINESNUM Position /
Kojto	113:f141b2784e32	374	#define NVIC_STIR_INTID_Msk (0x1FFUL /<< NVIC_STIR_INTID_Pos/) /!< STIR: INTLINESNUM Mask /
Kojto	113:f141b2784e32	375
Kojto	113:f141b2784e32	376	/@} end of group CMSIS_NVIC /
Kojto	113:f141b2784e32	377
Kojto	113:f141b2784e32	378
Kojto	113:f141b2784e32	379	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	380	\defgroup CMSIS_SCB System Control Block (SCB)
Kojto	113:f141b2784e32	381	\brief Type definitions for the System Control Block Registers
Kojto	113:f141b2784e32	382	@{
Kojto	113:f141b2784e32	383	*/
Kojto	113:f141b2784e32	384
Kojto	113:f141b2784e32	385	/** \brief Structure type to access the System Control Block (SCB).
Kojto	113:f141b2784e32	386	*/
Kojto	113:f141b2784e32	387	typedef struct
Kojto	113:f141b2784e32	388	{
Kojto	113:f141b2784e32	389	__I uint32_t CPUID; /!< Offset: 0x000 (R/ ) CPUID Base Register /
Kojto	113:f141b2784e32	390	__IO uint32_t ICSR; /!< Offset: 0x004 (R/W) Interrupt Control and State Register /
Kojto	113:f141b2784e32	391	__IO uint32_t VTOR; /!< Offset: 0x008 (R/W) Vector Table Offset Register /
Kojto	113:f141b2784e32	392	__IO uint32_t AIRCR; /!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register /
Kojto	113:f141b2784e32	393	__IO uint32_t SCR; /!< Offset: 0x010 (R/W) System Control Register /
Kojto	113:f141b2784e32	394	__IO uint32_t CCR; /!< Offset: 0x014 (R/W) Configuration Control Register /
Kojto	113:f141b2784e32	395	__IO uint8_t SHP[12]; /!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) /
Kojto	113:f141b2784e32	396	__IO uint32_t SHCSR; /!< Offset: 0x024 (R/W) System Handler Control and State Register /
Kojto	113:f141b2784e32	397	__IO uint32_t CFSR; /!< Offset: 0x028 (R/W) Configurable Fault Status Register /
Kojto	113:f141b2784e32	398	__IO uint32_t HFSR; /!< Offset: 0x02C (R/W) HardFault Status Register /
Kojto	113:f141b2784e32	399	__IO uint32_t DFSR; /!< Offset: 0x030 (R/W) Debug Fault Status Register /
Kojto	113:f141b2784e32	400	__IO uint32_t MMFAR; /!< Offset: 0x034 (R/W) MemManage Fault Address Register /
Kojto	113:f141b2784e32	401	__IO uint32_t BFAR; /!< Offset: 0x038 (R/W) BusFault Address Register /
Kojto	113:f141b2784e32	402	__IO uint32_t AFSR; /!< Offset: 0x03C (R/W) Auxiliary Fault Status Register /
Kojto	113:f141b2784e32	403	__I uint32_t PFR[2]; /!< Offset: 0x040 (R/ ) Processor Feature Register /
Kojto	113:f141b2784e32	404	__I uint32_t DFR; /!< Offset: 0x048 (R/ ) Debug Feature Register /
Kojto	113:f141b2784e32	405	__I uint32_t ADR; /!< Offset: 0x04C (R/ ) Auxiliary Feature Register /
Kojto	113:f141b2784e32	406	__I uint32_t MMFR[4]; /!< Offset: 0x050 (R/ ) Memory Model Feature Register /
Kojto	113:f141b2784e32	407	__I uint32_t ISAR[5]; /!< Offset: 0x060 (R/ ) Instruction Set Attributes Register /
Kojto	113:f141b2784e32	408	uint32_t RESERVED0[5];
Kojto	113:f141b2784e32	409	__IO uint32_t CPACR; /!< Offset: 0x088 (R/W) Coprocessor Access Control Register /
Kojto	113:f141b2784e32	410	} SCB_Type;
Kojto	113:f141b2784e32	411
Kojto	113:f141b2784e32	412	/* SCB CPUID Register Definitions */
Kojto	113:f141b2784e32	413	#define SCB_CPUID_IMPLEMENTER_Pos 24 /!< SCB CPUID: IMPLEMENTER Position /
Kojto	113:f141b2784e32	414	#define SCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos) /!< SCB CPUID: IMPLEMENTER Mask /
Kojto	113:f141b2784e32	415
Kojto	113:f141b2784e32	416	#define SCB_CPUID_VARIANT_Pos 20 /!< SCB CPUID: VARIANT Position /
Kojto	113:f141b2784e32	417	#define SCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos) /!< SCB CPUID: VARIANT Mask /
Kojto	113:f141b2784e32	418
Kojto	113:f141b2784e32	419	#define SCB_CPUID_ARCHITECTURE_Pos 16 /!< SCB CPUID: ARCHITECTURE Position /
Kojto	113:f141b2784e32	420	#define SCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos) /!< SCB CPUID: ARCHITECTURE Mask /
Kojto	113:f141b2784e32	421
Kojto	113:f141b2784e32	422	#define SCB_CPUID_PARTNO_Pos 4 /!< SCB CPUID: PARTNO Position /
Kojto	113:f141b2784e32	423	#define SCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos) /!< SCB CPUID: PARTNO Mask /
Kojto	113:f141b2784e32	424
Kojto	113:f141b2784e32	425	#define SCB_CPUID_REVISION_Pos 0 /!< SCB CPUID: REVISION Position /
Kojto	113:f141b2784e32	426	#define SCB_CPUID_REVISION_Msk (0xFUL /<< SCB_CPUID_REVISION_Pos/) /!< SCB CPUID: REVISION Mask /
Kojto	113:f141b2784e32	427
Kojto	113:f141b2784e32	428	/* SCB Interrupt Control State Register Definitions */
Kojto	113:f141b2784e32	429	#define SCB_ICSR_NMIPENDSET_Pos 31 /!< SCB ICSR: NMIPENDSET Position /
Kojto	113:f141b2784e32	430	#define SCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos) /!< SCB ICSR: NMIPENDSET Mask /
Kojto	113:f141b2784e32	431
Kojto	113:f141b2784e32	432	#define SCB_ICSR_PENDSVSET_Pos 28 /!< SCB ICSR: PENDSVSET Position /
Kojto	113:f141b2784e32	433	#define SCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos) /!< SCB ICSR: PENDSVSET Mask /
Kojto	113:f141b2784e32	434
Kojto	113:f141b2784e32	435	#define SCB_ICSR_PENDSVCLR_Pos 27 /!< SCB ICSR: PENDSVCLR Position /
Kojto	113:f141b2784e32	436	#define SCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos) /!< SCB ICSR: PENDSVCLR Mask /
Kojto	113:f141b2784e32	437
Kojto	113:f141b2784e32	438	#define SCB_ICSR_PENDSTSET_Pos 26 /!< SCB ICSR: PENDSTSET Position /
Kojto	113:f141b2784e32	439	#define SCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos) /!< SCB ICSR: PENDSTSET Mask /
Kojto	113:f141b2784e32	440
Kojto	113:f141b2784e32	441	#define SCB_ICSR_PENDSTCLR_Pos 25 /!< SCB ICSR: PENDSTCLR Position /
Kojto	113:f141b2784e32	442	#define SCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos) /!< SCB ICSR: PENDSTCLR Mask /
Kojto	113:f141b2784e32	443
Kojto	113:f141b2784e32	444	#define SCB_ICSR_ISRPREEMPT_Pos 23 /!< SCB ICSR: ISRPREEMPT Position /
Kojto	113:f141b2784e32	445	#define SCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos) /!< SCB ICSR: ISRPREEMPT Mask /
Kojto	113:f141b2784e32	446
Kojto	113:f141b2784e32	447	#define SCB_ICSR_ISRPENDING_Pos 22 /!< SCB ICSR: ISRPENDING Position /
Kojto	113:f141b2784e32	448	#define SCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos) /!< SCB ICSR: ISRPENDING Mask /
Kojto	113:f141b2784e32	449
Kojto	113:f141b2784e32	450	#define SCB_ICSR_VECTPENDING_Pos 12 /!< SCB ICSR: VECTPENDING Position /
Kojto	113:f141b2784e32	451	#define SCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos) /!< SCB ICSR: VECTPENDING Mask /
Kojto	113:f141b2784e32	452
Kojto	113:f141b2784e32	453	#define SCB_ICSR_RETTOBASE_Pos 11 /!< SCB ICSR: RETTOBASE Position /
Kojto	113:f141b2784e32	454	#define SCB_ICSR_RETTOBASE_Msk (1UL << SCB_ICSR_RETTOBASE_Pos) /!< SCB ICSR: RETTOBASE Mask /
Kojto	113:f141b2784e32	455
Kojto	113:f141b2784e32	456	#define SCB_ICSR_VECTACTIVE_Pos 0 /!< SCB ICSR: VECTACTIVE Position /
Kojto	113:f141b2784e32	457	#define SCB_ICSR_VECTACTIVE_Msk (0x1FFUL /<< SCB_ICSR_VECTACTIVE_Pos/) /!< SCB ICSR: VECTACTIVE Mask /
Kojto	113:f141b2784e32	458
Kojto	113:f141b2784e32	459	/* SCB Vector Table Offset Register Definitions */
Kojto	113:f141b2784e32	460	#if (__CM3_REV < 0x0201) /* core r2p1 */
Kojto	113:f141b2784e32	461	#define SCB_VTOR_TBLBASE_Pos 29 /!< SCB VTOR: TBLBASE Position /
Kojto	113:f141b2784e32	462	#define SCB_VTOR_TBLBASE_Msk (1UL << SCB_VTOR_TBLBASE_Pos) /!< SCB VTOR: TBLBASE Mask /
Kojto	113:f141b2784e32	463
Kojto	113:f141b2784e32	464	#define SCB_VTOR_TBLOFF_Pos 7 /!< SCB VTOR: TBLOFF Position /
Kojto	113:f141b2784e32	465	#define SCB_VTOR_TBLOFF_Msk (0x3FFFFFUL << SCB_VTOR_TBLOFF_Pos) /!< SCB VTOR: TBLOFF Mask /
Kojto	113:f141b2784e32	466	#else
Kojto	113:f141b2784e32	467	#define SCB_VTOR_TBLOFF_Pos 7 /!< SCB VTOR: TBLOFF Position /
Kojto	113:f141b2784e32	468	#define SCB_VTOR_TBLOFF_Msk (0x1FFFFFFUL << SCB_VTOR_TBLOFF_Pos) /!< SCB VTOR: TBLOFF Mask /
Kojto	113:f141b2784e32	469	#endif
Kojto	113:f141b2784e32	470
Kojto	113:f141b2784e32	471	/* SCB Application Interrupt and Reset Control Register Definitions */
Kojto	113:f141b2784e32	472	#define SCB_AIRCR_VECTKEY_Pos 16 /!< SCB AIRCR: VECTKEY Position /
Kojto	113:f141b2784e32	473	#define SCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos) /!< SCB AIRCR: VECTKEY Mask /
Kojto	113:f141b2784e32	474
Kojto	113:f141b2784e32	475	#define SCB_AIRCR_VECTKEYSTAT_Pos 16 /!< SCB AIRCR: VECTKEYSTAT Position /
Kojto	113:f141b2784e32	476	#define SCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos) /!< SCB AIRCR: VECTKEYSTAT Mask /
Kojto	113:f141b2784e32	477
Kojto	113:f141b2784e32	478	#define SCB_AIRCR_ENDIANESS_Pos 15 /!< SCB AIRCR: ENDIANESS Position /
Kojto	113:f141b2784e32	479	#define SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos) /!< SCB AIRCR: ENDIANESS Mask /
Kojto	113:f141b2784e32	480
Kojto	113:f141b2784e32	481	#define SCB_AIRCR_PRIGROUP_Pos 8 /!< SCB AIRCR: PRIGROUP Position /
Kojto	113:f141b2784e32	482	#define SCB_AIRCR_PRIGROUP_Msk (7UL << SCB_AIRCR_PRIGROUP_Pos) /!< SCB AIRCR: PRIGROUP Mask /
Kojto	113:f141b2784e32	483
Kojto	113:f141b2784e32	484	#define SCB_AIRCR_SYSRESETREQ_Pos 2 /!< SCB AIRCR: SYSRESETREQ Position /
Kojto	113:f141b2784e32	485	#define SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos) /!< SCB AIRCR: SYSRESETREQ Mask /
Kojto	113:f141b2784e32	486
Kojto	113:f141b2784e32	487	#define SCB_AIRCR_VECTCLRACTIVE_Pos 1 /!< SCB AIRCR: VECTCLRACTIVE Position /
Kojto	113:f141b2784e32	488	#define SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos) /!< SCB AIRCR: VECTCLRACTIVE Mask /
Kojto	113:f141b2784e32	489
Kojto	113:f141b2784e32	490	#define SCB_AIRCR_VECTRESET_Pos 0 /!< SCB AIRCR: VECTRESET Position /
Kojto	113:f141b2784e32	491	#define SCB_AIRCR_VECTRESET_Msk (1UL /<< SCB_AIRCR_VECTRESET_Pos/) /!< SCB AIRCR: VECTRESET Mask /
Kojto	113:f141b2784e32	492
Kojto	113:f141b2784e32	493	/* SCB System Control Register Definitions */
Kojto	113:f141b2784e32	494	#define SCB_SCR_SEVONPEND_Pos 4 /!< SCB SCR: SEVONPEND Position /
Kojto	113:f141b2784e32	495	#define SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos) /!< SCB SCR: SEVONPEND Mask /
Kojto	113:f141b2784e32	496
Kojto	113:f141b2784e32	497	#define SCB_SCR_SLEEPDEEP_Pos 2 /!< SCB SCR: SLEEPDEEP Position /
Kojto	113:f141b2784e32	498	#define SCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos) /!< SCB SCR: SLEEPDEEP Mask /
Kojto	113:f141b2784e32	499
Kojto	113:f141b2784e32	500	#define SCB_SCR_SLEEPONEXIT_Pos 1 /!< SCB SCR: SLEEPONEXIT Position /
Kojto	113:f141b2784e32	501	#define SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos) /!< SCB SCR: SLEEPONEXIT Mask /
Kojto	113:f141b2784e32	502
Kojto	113:f141b2784e32	503	/* SCB Configuration Control Register Definitions */
Kojto	113:f141b2784e32	504	#define SCB_CCR_STKALIGN_Pos 9 /!< SCB CCR: STKALIGN Position /
Kojto	113:f141b2784e32	505	#define SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos) /!< SCB CCR: STKALIGN Mask /
Kojto	113:f141b2784e32	506
Kojto	113:f141b2784e32	507	#define SCB_CCR_BFHFNMIGN_Pos 8 /!< SCB CCR: BFHFNMIGN Position /
Kojto	113:f141b2784e32	508	#define SCB_CCR_BFHFNMIGN_Msk (1UL << SCB_CCR_BFHFNMIGN_Pos) /!< SCB CCR: BFHFNMIGN Mask /
Kojto	113:f141b2784e32	509
Kojto	113:f141b2784e32	510	#define SCB_CCR_DIV_0_TRP_Pos 4 /!< SCB CCR: DIV_0_TRP Position /
Kojto	113:f141b2784e32	511	#define SCB_CCR_DIV_0_TRP_Msk (1UL << SCB_CCR_DIV_0_TRP_Pos) /!< SCB CCR: DIV_0_TRP Mask /
Kojto	113:f141b2784e32	512
Kojto	113:f141b2784e32	513	#define SCB_CCR_UNALIGN_TRP_Pos 3 /!< SCB CCR: UNALIGN_TRP Position /
Kojto	113:f141b2784e32	514	#define SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos) /!< SCB CCR: UNALIGN_TRP Mask /
Kojto	113:f141b2784e32	515
Kojto	113:f141b2784e32	516	#define SCB_CCR_USERSETMPEND_Pos 1 /!< SCB CCR: USERSETMPEND Position /
Kojto	113:f141b2784e32	517	#define SCB_CCR_USERSETMPEND_Msk (1UL << SCB_CCR_USERSETMPEND_Pos) /!< SCB CCR: USERSETMPEND Mask /
Kojto	113:f141b2784e32	518
Kojto	113:f141b2784e32	519	#define SCB_CCR_NONBASETHRDENA_Pos 0 /!< SCB CCR: NONBASETHRDENA Position /
Kojto	113:f141b2784e32	520	#define SCB_CCR_NONBASETHRDENA_Msk (1UL /<< SCB_CCR_NONBASETHRDENA_Pos/) /!< SCB CCR: NONBASETHRDENA Mask /
Kojto	113:f141b2784e32	521
Kojto	113:f141b2784e32	522	/* SCB System Handler Control and State Register Definitions */
Kojto	113:f141b2784e32	523	#define SCB_SHCSR_USGFAULTENA_Pos 18 /!< SCB SHCSR: USGFAULTENA Position /
Kojto	113:f141b2784e32	524	#define SCB_SHCSR_USGFAULTENA_Msk (1UL << SCB_SHCSR_USGFAULTENA_Pos) /!< SCB SHCSR: USGFAULTENA Mask /
Kojto	113:f141b2784e32	525
Kojto	113:f141b2784e32	526	#define SCB_SHCSR_BUSFAULTENA_Pos 17 /!< SCB SHCSR: BUSFAULTENA Position /
Kojto	113:f141b2784e32	527	#define SCB_SHCSR_BUSFAULTENA_Msk (1UL << SCB_SHCSR_BUSFAULTENA_Pos) /!< SCB SHCSR: BUSFAULTENA Mask /
Kojto	113:f141b2784e32	528
Kojto	113:f141b2784e32	529	#define SCB_SHCSR_MEMFAULTENA_Pos 16 /!< SCB SHCSR: MEMFAULTENA Position /
Kojto	113:f141b2784e32	530	#define SCB_SHCSR_MEMFAULTENA_Msk (1UL << SCB_SHCSR_MEMFAULTENA_Pos) /!< SCB SHCSR: MEMFAULTENA Mask /
Kojto	113:f141b2784e32	531
Kojto	113:f141b2784e32	532	#define SCB_SHCSR_SVCALLPENDED_Pos 15 /!< SCB SHCSR: SVCALLPENDED Position /
Kojto	113:f141b2784e32	533	#define SCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos) /!< SCB SHCSR: SVCALLPENDED Mask /
Kojto	113:f141b2784e32	534
Kojto	113:f141b2784e32	535	#define SCB_SHCSR_BUSFAULTPENDED_Pos 14 /!< SCB SHCSR: BUSFAULTPENDED Position /
Kojto	113:f141b2784e32	536	#define SCB_SHCSR_BUSFAULTPENDED_Msk (1UL << SCB_SHCSR_BUSFAULTPENDED_Pos) /!< SCB SHCSR: BUSFAULTPENDED Mask /
Kojto	113:f141b2784e32	537
Kojto	113:f141b2784e32	538	#define SCB_SHCSR_MEMFAULTPENDED_Pos 13 /!< SCB SHCSR: MEMFAULTPENDED Position /
Kojto	113:f141b2784e32	539	#define SCB_SHCSR_MEMFAULTPENDED_Msk (1UL << SCB_SHCSR_MEMFAULTPENDED_Pos) /!< SCB SHCSR: MEMFAULTPENDED Mask /
Kojto	113:f141b2784e32	540
Kojto	113:f141b2784e32	541	#define SCB_SHCSR_USGFAULTPENDED_Pos 12 /!< SCB SHCSR: USGFAULTPENDED Position /
Kojto	113:f141b2784e32	542	#define SCB_SHCSR_USGFAULTPENDED_Msk (1UL << SCB_SHCSR_USGFAULTPENDED_Pos) /!< SCB SHCSR: USGFAULTPENDED Mask /
Kojto	113:f141b2784e32	543
Kojto	113:f141b2784e32	544	#define SCB_SHCSR_SYSTICKACT_Pos 11 /!< SCB SHCSR: SYSTICKACT Position /
Kojto	113:f141b2784e32	545	#define SCB_SHCSR_SYSTICKACT_Msk (1UL << SCB_SHCSR_SYSTICKACT_Pos) /!< SCB SHCSR: SYSTICKACT Mask /
Kojto	113:f141b2784e32	546
Kojto	113:f141b2784e32	547	#define SCB_SHCSR_PENDSVACT_Pos 10 /!< SCB SHCSR: PENDSVACT Position /
Kojto	113:f141b2784e32	548	#define SCB_SHCSR_PENDSVACT_Msk (1UL << SCB_SHCSR_PENDSVACT_Pos) /!< SCB SHCSR: PENDSVACT Mask /
Kojto	113:f141b2784e32	549
Kojto	113:f141b2784e32	550	#define SCB_SHCSR_MONITORACT_Pos 8 /!< SCB SHCSR: MONITORACT Position /
Kojto	113:f141b2784e32	551	#define SCB_SHCSR_MONITORACT_Msk (1UL << SCB_SHCSR_MONITORACT_Pos) /!< SCB SHCSR: MONITORACT Mask /
Kojto	113:f141b2784e32	552
Kojto	113:f141b2784e32	553	#define SCB_SHCSR_SVCALLACT_Pos 7 /!< SCB SHCSR: SVCALLACT Position /
Kojto	113:f141b2784e32	554	#define SCB_SHCSR_SVCALLACT_Msk (1UL << SCB_SHCSR_SVCALLACT_Pos) /!< SCB SHCSR: SVCALLACT Mask /
Kojto	113:f141b2784e32	555
Kojto	113:f141b2784e32	556	#define SCB_SHCSR_USGFAULTACT_Pos 3 /!< SCB SHCSR: USGFAULTACT Position /
Kojto	113:f141b2784e32	557	#define SCB_SHCSR_USGFAULTACT_Msk (1UL << SCB_SHCSR_USGFAULTACT_Pos) /!< SCB SHCSR: USGFAULTACT Mask /
Kojto	113:f141b2784e32	558
Kojto	113:f141b2784e32	559	#define SCB_SHCSR_BUSFAULTACT_Pos 1 /!< SCB SHCSR: BUSFAULTACT Position /
Kojto	113:f141b2784e32	560	#define SCB_SHCSR_BUSFAULTACT_Msk (1UL << SCB_SHCSR_BUSFAULTACT_Pos) /!< SCB SHCSR: BUSFAULTACT Mask /
Kojto	113:f141b2784e32	561
Kojto	113:f141b2784e32	562	#define SCB_SHCSR_MEMFAULTACT_Pos 0 /!< SCB SHCSR: MEMFAULTACT Position /
Kojto	113:f141b2784e32	563	#define SCB_SHCSR_MEMFAULTACT_Msk (1UL /<< SCB_SHCSR_MEMFAULTACT_Pos/) /!< SCB SHCSR: MEMFAULTACT Mask /
Kojto	113:f141b2784e32	564
Kojto	113:f141b2784e32	565	/* SCB Configurable Fault Status Registers Definitions */
Kojto	113:f141b2784e32	566	#define SCB_CFSR_USGFAULTSR_Pos 16 /!< SCB CFSR: Usage Fault Status Register Position /
Kojto	113:f141b2784e32	567	#define SCB_CFSR_USGFAULTSR_Msk (0xFFFFUL << SCB_CFSR_USGFAULTSR_Pos) /!< SCB CFSR: Usage Fault Status Register Mask /
Kojto	113:f141b2784e32	568
Kojto	113:f141b2784e32	569	#define SCB_CFSR_BUSFAULTSR_Pos 8 /!< SCB CFSR: Bus Fault Status Register Position /
Kojto	113:f141b2784e32	570	#define SCB_CFSR_BUSFAULTSR_Msk (0xFFUL << SCB_CFSR_BUSFAULTSR_Pos) /!< SCB CFSR: Bus Fault Status Register Mask /
Kojto	113:f141b2784e32	571
Kojto	113:f141b2784e32	572	#define SCB_CFSR_MEMFAULTSR_Pos 0 /!< SCB CFSR: Memory Manage Fault Status Register Position /
Kojto	113:f141b2784e32	573	#define SCB_CFSR_MEMFAULTSR_Msk (0xFFUL /<< SCB_CFSR_MEMFAULTSR_Pos/) /!< SCB CFSR: Memory Manage Fault Status Register Mask /
Kojto	113:f141b2784e32	574
Kojto	113:f141b2784e32	575	/* SCB Hard Fault Status Registers Definitions */
Kojto	113:f141b2784e32	576	#define SCB_HFSR_DEBUGEVT_Pos 31 /!< SCB HFSR: DEBUGEVT Position /
Kojto	113:f141b2784e32	577	#define SCB_HFSR_DEBUGEVT_Msk (1UL << SCB_HFSR_DEBUGEVT_Pos) /!< SCB HFSR: DEBUGEVT Mask /
Kojto	113:f141b2784e32	578
Kojto	113:f141b2784e32	579	#define SCB_HFSR_FORCED_Pos 30 /!< SCB HFSR: FORCED Position /
Kojto	113:f141b2784e32	580	#define SCB_HFSR_FORCED_Msk (1UL << SCB_HFSR_FORCED_Pos) /!< SCB HFSR: FORCED Mask /
Kojto	113:f141b2784e32	581
Kojto	113:f141b2784e32	582	#define SCB_HFSR_VECTTBL_Pos 1 /!< SCB HFSR: VECTTBL Position /
Kojto	113:f141b2784e32	583	#define SCB_HFSR_VECTTBL_Msk (1UL << SCB_HFSR_VECTTBL_Pos) /!< SCB HFSR: VECTTBL Mask /
Kojto	113:f141b2784e32	584
Kojto	113:f141b2784e32	585	/* SCB Debug Fault Status Register Definitions */
Kojto	113:f141b2784e32	586	#define SCB_DFSR_EXTERNAL_Pos 4 /!< SCB DFSR: EXTERNAL Position /
Kojto	113:f141b2784e32	587	#define SCB_DFSR_EXTERNAL_Msk (1UL << SCB_DFSR_EXTERNAL_Pos) /!< SCB DFSR: EXTERNAL Mask /
Kojto	113:f141b2784e32	588
Kojto	113:f141b2784e32	589	#define SCB_DFSR_VCATCH_Pos 3 /!< SCB DFSR: VCATCH Position /
Kojto	113:f141b2784e32	590	#define SCB_DFSR_VCATCH_Msk (1UL << SCB_DFSR_VCATCH_Pos) /!< SCB DFSR: VCATCH Mask /
Kojto	113:f141b2784e32	591
Kojto	113:f141b2784e32	592	#define SCB_DFSR_DWTTRAP_Pos 2 /!< SCB DFSR: DWTTRAP Position /
Kojto	113:f141b2784e32	593	#define SCB_DFSR_DWTTRAP_Msk (1UL << SCB_DFSR_DWTTRAP_Pos) /!< SCB DFSR: DWTTRAP Mask /
Kojto	113:f141b2784e32	594
Kojto	113:f141b2784e32	595	#define SCB_DFSR_BKPT_Pos 1 /!< SCB DFSR: BKPT Position /
Kojto	113:f141b2784e32	596	#define SCB_DFSR_BKPT_Msk (1UL << SCB_DFSR_BKPT_Pos) /!< SCB DFSR: BKPT Mask /
Kojto	113:f141b2784e32	597
Kojto	113:f141b2784e32	598	#define SCB_DFSR_HALTED_Pos 0 /!< SCB DFSR: HALTED Position /
Kojto	113:f141b2784e32	599	#define SCB_DFSR_HALTED_Msk (1UL /<< SCB_DFSR_HALTED_Pos/) /!< SCB DFSR: HALTED Mask /
Kojto	113:f141b2784e32	600
Kojto	113:f141b2784e32	601	/@} end of group CMSIS_SCB /
Kojto	113:f141b2784e32	602
Kojto	113:f141b2784e32	603
Kojto	113:f141b2784e32	604	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	605	\defgroup CMSIS_SCnSCB System Controls not in SCB (SCnSCB)
Kojto	113:f141b2784e32	606	\brief Type definitions for the System Control and ID Register not in the SCB
Kojto	113:f141b2784e32	607	@{
Kojto	113:f141b2784e32	608	*/
Kojto	113:f141b2784e32	609
Kojto	113:f141b2784e32	610	/** \brief Structure type to access the System Control and ID Register not in the SCB.
Kojto	113:f141b2784e32	611	*/
Kojto	113:f141b2784e32	612	typedef struct
Kojto	113:f141b2784e32	613	{
Kojto	113:f141b2784e32	614	uint32_t RESERVED0[1];
Kojto	113:f141b2784e32	615	__I uint32_t ICTR; /!< Offset: 0x004 (R/ ) Interrupt Controller Type Register /
Kojto	113:f141b2784e32	616	#if ((defined __CM3_REV) && (__CM3_REV >= 0x200))
Kojto	113:f141b2784e32	617	__IO uint32_t ACTLR; /!< Offset: 0x008 (R/W) Auxiliary Control Register /
Kojto	113:f141b2784e32	618	#else
Kojto	113:f141b2784e32	619	uint32_t RESERVED1[1];
Kojto	113:f141b2784e32	620	#endif
Kojto	113:f141b2784e32	621	} SCnSCB_Type;
Kojto	113:f141b2784e32	622
Kojto	113:f141b2784e32	623	/* Interrupt Controller Type Register Definitions */
Kojto	113:f141b2784e32	624	#define SCnSCB_ICTR_INTLINESNUM_Pos 0 /!< ICTR: INTLINESNUM Position /
Kojto	113:f141b2784e32	625	#define SCnSCB_ICTR_INTLINESNUM_Msk (0xFUL /<< SCnSCB_ICTR_INTLINESNUM_Pos/) /!< ICTR: INTLINESNUM Mask /
Kojto	113:f141b2784e32	626
Kojto	113:f141b2784e32	627	/* Auxiliary Control Register Definitions */
Kojto	113:f141b2784e32	628
Kojto	113:f141b2784e32	629	#define SCnSCB_ACTLR_DISFOLD_Pos 2 /!< ACTLR: DISFOLD Position /
Kojto	113:f141b2784e32	630	#define SCnSCB_ACTLR_DISFOLD_Msk (1UL << SCnSCB_ACTLR_DISFOLD_Pos) /!< ACTLR: DISFOLD Mask /
Kojto	113:f141b2784e32	631
Kojto	113:f141b2784e32	632	#define SCnSCB_ACTLR_DISDEFWBUF_Pos 1 /!< ACTLR: DISDEFWBUF Position /
Kojto	113:f141b2784e32	633	#define SCnSCB_ACTLR_DISDEFWBUF_Msk (1UL << SCnSCB_ACTLR_DISDEFWBUF_Pos) /!< ACTLR: DISDEFWBUF Mask /
Kojto	113:f141b2784e32	634
Kojto	113:f141b2784e32	635	#define SCnSCB_ACTLR_DISMCYCINT_Pos 0 /!< ACTLR: DISMCYCINT Position /
Kojto	113:f141b2784e32	636	#define SCnSCB_ACTLR_DISMCYCINT_Msk (1UL /<< SCnSCB_ACTLR_DISMCYCINT_Pos/) /!< ACTLR: DISMCYCINT Mask /
Kojto	113:f141b2784e32	637
Kojto	113:f141b2784e32	638	/@} end of group CMSIS_SCnotSCB /
Kojto	113:f141b2784e32	639
Kojto	113:f141b2784e32	640
Kojto	113:f141b2784e32	641	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	642	\defgroup CMSIS_SysTick System Tick Timer (SysTick)
Kojto	113:f141b2784e32	643	\brief Type definitions for the System Timer Registers.
Kojto	113:f141b2784e32	644	@{
Kojto	113:f141b2784e32	645	*/
Kojto	113:f141b2784e32	646
Kojto	113:f141b2784e32	647	/** \brief Structure type to access the System Timer (SysTick).
Kojto	113:f141b2784e32	648	*/
Kojto	113:f141b2784e32	649	typedef struct
Kojto	113:f141b2784e32	650	{
Kojto	113:f141b2784e32	651	__IO uint32_t CTRL; /!< Offset: 0x000 (R/W) SysTick Control and Status Register /
Kojto	113:f141b2784e32	652	__IO uint32_t LOAD; /!< Offset: 0x004 (R/W) SysTick Reload Value Register /
Kojto	113:f141b2784e32	653	__IO uint32_t VAL; /!< Offset: 0x008 (R/W) SysTick Current Value Register /
Kojto	113:f141b2784e32	654	__I uint32_t CALIB; /!< Offset: 0x00C (R/ ) SysTick Calibration Register /
Kojto	113:f141b2784e32	655	} SysTick_Type;
Kojto	113:f141b2784e32	656
Kojto	113:f141b2784e32	657	/* SysTick Control / Status Register Definitions */
Kojto	113:f141b2784e32	658	#define SysTick_CTRL_COUNTFLAG_Pos 16 /!< SysTick CTRL: COUNTFLAG Position /
Kojto	113:f141b2784e32	659	#define SysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos) /!< SysTick CTRL: COUNTFLAG Mask /
Kojto	113:f141b2784e32	660
Kojto	113:f141b2784e32	661	#define SysTick_CTRL_CLKSOURCE_Pos 2 /!< SysTick CTRL: CLKSOURCE Position /
Kojto	113:f141b2784e32	662	#define SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos) /!< SysTick CTRL: CLKSOURCE Mask /
Kojto	113:f141b2784e32	663
Kojto	113:f141b2784e32	664	#define SysTick_CTRL_TICKINT_Pos 1 /!< SysTick CTRL: TICKINT Position /
Kojto	113:f141b2784e32	665	#define SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos) /!< SysTick CTRL: TICKINT Mask /
Kojto	113:f141b2784e32	666
Kojto	113:f141b2784e32	667	#define SysTick_CTRL_ENABLE_Pos 0 /!< SysTick CTRL: ENABLE Position /
Kojto	113:f141b2784e32	668	#define SysTick_CTRL_ENABLE_Msk (1UL /<< SysTick_CTRL_ENABLE_Pos/) /!< SysTick CTRL: ENABLE Mask /
Kojto	113:f141b2784e32	669
Kojto	113:f141b2784e32	670	/* SysTick Reload Register Definitions */
Kojto	113:f141b2784e32	671	#define SysTick_LOAD_RELOAD_Pos 0 /!< SysTick LOAD: RELOAD Position /
Kojto	113:f141b2784e32	672	#define SysTick_LOAD_RELOAD_Msk (0xFFFFFFUL /<< SysTick_LOAD_RELOAD_Pos/) /!< SysTick LOAD: RELOAD Mask /
Kojto	113:f141b2784e32	673
Kojto	113:f141b2784e32	674	/* SysTick Current Register Definitions */
Kojto	113:f141b2784e32	675	#define SysTick_VAL_CURRENT_Pos 0 /!< SysTick VAL: CURRENT Position /
Kojto	113:f141b2784e32	676	#define SysTick_VAL_CURRENT_Msk (0xFFFFFFUL /<< SysTick_VAL_CURRENT_Pos/) /!< SysTick VAL: CURRENT Mask /
Kojto	113:f141b2784e32	677
Kojto	113:f141b2784e32	678	/* SysTick Calibration Register Definitions */
Kojto	113:f141b2784e32	679	#define SysTick_CALIB_NOREF_Pos 31 /!< SysTick CALIB: NOREF Position /
Kojto	113:f141b2784e32	680	#define SysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos) /!< SysTick CALIB: NOREF Mask /
Kojto	113:f141b2784e32	681
Kojto	113:f141b2784e32	682	#define SysTick_CALIB_SKEW_Pos 30 /!< SysTick CALIB: SKEW Position /
Kojto	113:f141b2784e32	683	#define SysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos) /!< SysTick CALIB: SKEW Mask /
Kojto	113:f141b2784e32	684
Kojto	113:f141b2784e32	685	#define SysTick_CALIB_TENMS_Pos 0 /!< SysTick CALIB: TENMS Position /
Kojto	113:f141b2784e32	686	#define SysTick_CALIB_TENMS_Msk (0xFFFFFFUL /<< SysTick_CALIB_TENMS_Pos/) /!< SysTick CALIB: TENMS Mask /
Kojto	113:f141b2784e32	687
Kojto	113:f141b2784e32	688	/@} end of group CMSIS_SysTick /
Kojto	113:f141b2784e32	689
Kojto	113:f141b2784e32	690
Kojto	113:f141b2784e32	691	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	692	\defgroup CMSIS_ITM Instrumentation Trace Macrocell (ITM)
Kojto	113:f141b2784e32	693	\brief Type definitions for the Instrumentation Trace Macrocell (ITM)
Kojto	113:f141b2784e32	694	@{
Kojto	113:f141b2784e32	695	*/
Kojto	113:f141b2784e32	696
Kojto	113:f141b2784e32	697	/** \brief Structure type to access the Instrumentation Trace Macrocell Register (ITM).
Kojto	113:f141b2784e32	698	*/
Kojto	113:f141b2784e32	699	typedef struct
Kojto	113:f141b2784e32	700	{
Kojto	113:f141b2784e32	701	__O union
Kojto	113:f141b2784e32	702	{
Kojto	113:f141b2784e32	703	__O uint8_t u8; /!< Offset: 0x000 ( /W) ITM Stimulus Port 8-bit /
Kojto	113:f141b2784e32	704	__O uint16_t u16; /!< Offset: 0x000 ( /W) ITM Stimulus Port 16-bit /
Kojto	113:f141b2784e32	705	__O uint32_t u32; /!< Offset: 0x000 ( /W) ITM Stimulus Port 32-bit /
Kojto	113:f141b2784e32	706	} PORT [32]; /!< Offset: 0x000 ( /W) ITM Stimulus Port Registers /
Kojto	113:f141b2784e32	707	uint32_t RESERVED0[864];
Kojto	113:f141b2784e32	708	__IO uint32_t TER; /!< Offset: 0xE00 (R/W) ITM Trace Enable Register /
Kojto	113:f141b2784e32	709	uint32_t RESERVED1[15];
Kojto	113:f141b2784e32	710	__IO uint32_t TPR; /!< Offset: 0xE40 (R/W) ITM Trace Privilege Register /
Kojto	113:f141b2784e32	711	uint32_t RESERVED2[15];
Kojto	113:f141b2784e32	712	__IO uint32_t TCR; /!< Offset: 0xE80 (R/W) ITM Trace Control Register /
Kojto	113:f141b2784e32	713	uint32_t RESERVED3[29];
Kojto	113:f141b2784e32	714	__O uint32_t IWR; /!< Offset: 0xEF8 ( /W) ITM Integration Write Register /
Kojto	113:f141b2784e32	715	__I uint32_t IRR; /!< Offset: 0xEFC (R/ ) ITM Integration Read Register /
Kojto	113:f141b2784e32	716	__IO uint32_t IMCR; /!< Offset: 0xF00 (R/W) ITM Integration Mode Control Register /
Kojto	113:f141b2784e32	717	uint32_t RESERVED4[43];
Kojto	113:f141b2784e32	718	__O uint32_t LAR; /!< Offset: 0xFB0 ( /W) ITM Lock Access Register /
Kojto	113:f141b2784e32	719	__I uint32_t LSR; /!< Offset: 0xFB4 (R/ ) ITM Lock Status Register /
Kojto	113:f141b2784e32	720	uint32_t RESERVED5[6];
Kojto	113:f141b2784e32	721	__I uint32_t PID4; /!< Offset: 0xFD0 (R/ ) ITM Peripheral Identification Register #4 /
Kojto	113:f141b2784e32	722	__I uint32_t PID5; /!< Offset: 0xFD4 (R/ ) ITM Peripheral Identification Register #5 /
Kojto	113:f141b2784e32	723	__I uint32_t PID6; /!< Offset: 0xFD8 (R/ ) ITM Peripheral Identification Register #6 /
Kojto	113:f141b2784e32	724	__I uint32_t PID7; /!< Offset: 0xFDC (R/ ) ITM Peripheral Identification Register #7 /
Kojto	113:f141b2784e32	725	__I uint32_t PID0; /!< Offset: 0xFE0 (R/ ) ITM Peripheral Identification Register #0 /
Kojto	113:f141b2784e32	726	__I uint32_t PID1; /!< Offset: 0xFE4 (R/ ) ITM Peripheral Identification Register #1 /
Kojto	113:f141b2784e32	727	__I uint32_t PID2; /!< Offset: 0xFE8 (R/ ) ITM Peripheral Identification Register #2 /
Kojto	113:f141b2784e32	728	__I uint32_t PID3; /!< Offset: 0xFEC (R/ ) ITM Peripheral Identification Register #3 /
Kojto	113:f141b2784e32	729	__I uint32_t CID0; /!< Offset: 0xFF0 (R/ ) ITM Component Identification Register #0 /
Kojto	113:f141b2784e32	730	__I uint32_t CID1; /!< Offset: 0xFF4 (R/ ) ITM Component Identification Register #1 /
Kojto	113:f141b2784e32	731	__I uint32_t CID2; /!< Offset: 0xFF8 (R/ ) ITM Component Identification Register #2 /
Kojto	113:f141b2784e32	732	__I uint32_t CID3; /!< Offset: 0xFFC (R/ ) ITM Component Identification Register #3 /
Kojto	113:f141b2784e32	733	} ITM_Type;
Kojto	113:f141b2784e32	734
Kojto	113:f141b2784e32	735	/* ITM Trace Privilege Register Definitions */
Kojto	113:f141b2784e32	736	#define ITM_TPR_PRIVMASK_Pos 0 /!< ITM TPR: PRIVMASK Position /
Kojto	113:f141b2784e32	737	#define ITM_TPR_PRIVMASK_Msk (0xFUL /<< ITM_TPR_PRIVMASK_Pos/) /!< ITM TPR: PRIVMASK Mask /
Kojto	113:f141b2784e32	738
Kojto	113:f141b2784e32	739	/* ITM Trace Control Register Definitions */
Kojto	113:f141b2784e32	740	#define ITM_TCR_BUSY_Pos 23 /!< ITM TCR: BUSY Position /
Kojto	113:f141b2784e32	741	#define ITM_TCR_BUSY_Msk (1UL << ITM_TCR_BUSY_Pos) /!< ITM TCR: BUSY Mask /
Kojto	113:f141b2784e32	742
Kojto	113:f141b2784e32	743	#define ITM_TCR_TraceBusID_Pos 16 /!< ITM TCR: ATBID Position /
Kojto	113:f141b2784e32	744	#define ITM_TCR_TraceBusID_Msk (0x7FUL << ITM_TCR_TraceBusID_Pos) /!< ITM TCR: ATBID Mask /
Kojto	113:f141b2784e32	745
Kojto	113:f141b2784e32	746	#define ITM_TCR_GTSFREQ_Pos 10 /!< ITM TCR: Global timestamp frequency Position /
Kojto	113:f141b2784e32	747	#define ITM_TCR_GTSFREQ_Msk (3UL << ITM_TCR_GTSFREQ_Pos) /!< ITM TCR: Global timestamp frequency Mask /
Kojto	113:f141b2784e32	748
Kojto	113:f141b2784e32	749	#define ITM_TCR_TSPrescale_Pos 8 /!< ITM TCR: TSPrescale Position /
Kojto	113:f141b2784e32	750	#define ITM_TCR_TSPrescale_Msk (3UL << ITM_TCR_TSPrescale_Pos) /!< ITM TCR: TSPrescale Mask /
Kojto	113:f141b2784e32	751
Kojto	113:f141b2784e32	752	#define ITM_TCR_SWOENA_Pos 4 /!< ITM TCR: SWOENA Position /
Kojto	113:f141b2784e32	753	#define ITM_TCR_SWOENA_Msk (1UL << ITM_TCR_SWOENA_Pos) /!< ITM TCR: SWOENA Mask /
Kojto	113:f141b2784e32	754
Kojto	113:f141b2784e32	755	#define ITM_TCR_DWTENA_Pos 3 /!< ITM TCR: DWTENA Position /
Kojto	113:f141b2784e32	756	#define ITM_TCR_DWTENA_Msk (1UL << ITM_TCR_DWTENA_Pos) /!< ITM TCR: DWTENA Mask /
Kojto	113:f141b2784e32	757
Kojto	113:f141b2784e32	758	#define ITM_TCR_SYNCENA_Pos 2 /!< ITM TCR: SYNCENA Position /
Kojto	113:f141b2784e32	759	#define ITM_TCR_SYNCENA_Msk (1UL << ITM_TCR_SYNCENA_Pos) /!< ITM TCR: SYNCENA Mask /
Kojto	113:f141b2784e32	760
Kojto	113:f141b2784e32	761	#define ITM_TCR_TSENA_Pos 1 /!< ITM TCR: TSENA Position /
Kojto	113:f141b2784e32	762	#define ITM_TCR_TSENA_Msk (1UL << ITM_TCR_TSENA_Pos) /!< ITM TCR: TSENA Mask /
Kojto	113:f141b2784e32	763
Kojto	113:f141b2784e32	764	#define ITM_TCR_ITMENA_Pos 0 /!< ITM TCR: ITM Enable bit Position /
Kojto	113:f141b2784e32	765	#define ITM_TCR_ITMENA_Msk (1UL /<< ITM_TCR_ITMENA_Pos/) /!< ITM TCR: ITM Enable bit Mask /
Kojto	113:f141b2784e32	766
Kojto	113:f141b2784e32	767	/* ITM Integration Write Register Definitions */
Kojto	113:f141b2784e32	768	#define ITM_IWR_ATVALIDM_Pos 0 /!< ITM IWR: ATVALIDM Position /
Kojto	113:f141b2784e32	769	#define ITM_IWR_ATVALIDM_Msk (1UL /<< ITM_IWR_ATVALIDM_Pos/) /!< ITM IWR: ATVALIDM Mask /
Kojto	113:f141b2784e32	770
Kojto	113:f141b2784e32	771	/* ITM Integration Read Register Definitions */
Kojto	113:f141b2784e32	772	#define ITM_IRR_ATREADYM_Pos 0 /!< ITM IRR: ATREADYM Position /
Kojto	113:f141b2784e32	773	#define ITM_IRR_ATREADYM_Msk (1UL /<< ITM_IRR_ATREADYM_Pos/) /!< ITM IRR: ATREADYM Mask /
Kojto	113:f141b2784e32	774
Kojto	113:f141b2784e32	775	/* ITM Integration Mode Control Register Definitions */
Kojto	113:f141b2784e32	776	#define ITM_IMCR_INTEGRATION_Pos 0 /!< ITM IMCR: INTEGRATION Position /
Kojto	113:f141b2784e32	777	#define ITM_IMCR_INTEGRATION_Msk (1UL /<< ITM_IMCR_INTEGRATION_Pos/) /!< ITM IMCR: INTEGRATION Mask /
Kojto	113:f141b2784e32	778
Kojto	113:f141b2784e32	779	/* ITM Lock Status Register Definitions */
Kojto	113:f141b2784e32	780	#define ITM_LSR_ByteAcc_Pos 2 /!< ITM LSR: ByteAcc Position /
Kojto	113:f141b2784e32	781	#define ITM_LSR_ByteAcc_Msk (1UL << ITM_LSR_ByteAcc_Pos) /!< ITM LSR: ByteAcc Mask /
Kojto	113:f141b2784e32	782
Kojto	113:f141b2784e32	783	#define ITM_LSR_Access_Pos 1 /!< ITM LSR: Access Position /
Kojto	113:f141b2784e32	784	#define ITM_LSR_Access_Msk (1UL << ITM_LSR_Access_Pos) /!< ITM LSR: Access Mask /
Kojto	113:f141b2784e32	785
Kojto	113:f141b2784e32	786	#define ITM_LSR_Present_Pos 0 /!< ITM LSR: Present Position /
Kojto	113:f141b2784e32	787	#define ITM_LSR_Present_Msk (1UL /<< ITM_LSR_Present_Pos/) /!< ITM LSR: Present Mask /
Kojto	113:f141b2784e32	788
Kojto	113:f141b2784e32	789	/@}/ /* end of group CMSIS_ITM */
Kojto	113:f141b2784e32	790
Kojto	113:f141b2784e32	791
Kojto	113:f141b2784e32	792	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	793	\defgroup CMSIS_DWT Data Watchpoint and Trace (DWT)
Kojto	113:f141b2784e32	794	\brief Type definitions for the Data Watchpoint and Trace (DWT)
Kojto	113:f141b2784e32	795	@{
Kojto	113:f141b2784e32	796	*/
Kojto	113:f141b2784e32	797
Kojto	113:f141b2784e32	798	/** \brief Structure type to access the Data Watchpoint and Trace Register (DWT).
Kojto	113:f141b2784e32	799	*/
Kojto	113:f141b2784e32	800	typedef struct
Kojto	113:f141b2784e32	801	{
Kojto	113:f141b2784e32	802	__IO uint32_t CTRL; /!< Offset: 0x000 (R/W) Control Register /
Kojto	113:f141b2784e32	803	__IO uint32_t CYCCNT; /!< Offset: 0x004 (R/W) Cycle Count Register /
Kojto	113:f141b2784e32	804	__IO uint32_t CPICNT; /!< Offset: 0x008 (R/W) CPI Count Register /
Kojto	113:f141b2784e32	805	__IO uint32_t EXCCNT; /!< Offset: 0x00C (R/W) Exception Overhead Count Register /
Kojto	113:f141b2784e32	806	__IO uint32_t SLEEPCNT; /!< Offset: 0x010 (R/W) Sleep Count Register /
Kojto	113:f141b2784e32	807	__IO uint32_t LSUCNT; /!< Offset: 0x014 (R/W) LSU Count Register /
Kojto	113:f141b2784e32	808	__IO uint32_t FOLDCNT; /!< Offset: 0x018 (R/W) Folded-instruction Count Register /
Kojto	113:f141b2784e32	809	__I uint32_t PCSR; /!< Offset: 0x01C (R/ ) Program Counter Sample Register /
Kojto	113:f141b2784e32	810	__IO uint32_t COMP0; /!< Offset: 0x020 (R/W) Comparator Register 0 /
Kojto	113:f141b2784e32	811	__IO uint32_t MASK0; /!< Offset: 0x024 (R/W) Mask Register 0 /
Kojto	113:f141b2784e32	812	__IO uint32_t FUNCTION0; /!< Offset: 0x028 (R/W) Function Register 0 /
Kojto	113:f141b2784e32	813	uint32_t RESERVED0[1];
Kojto	113:f141b2784e32	814	__IO uint32_t COMP1; /!< Offset: 0x030 (R/W) Comparator Register 1 /
Kojto	113:f141b2784e32	815	__IO uint32_t MASK1; /!< Offset: 0x034 (R/W) Mask Register 1 /
Kojto	113:f141b2784e32	816	__IO uint32_t FUNCTION1; /!< Offset: 0x038 (R/W) Function Register 1 /
Kojto	113:f141b2784e32	817	uint32_t RESERVED1[1];
Kojto	113:f141b2784e32	818	__IO uint32_t COMP2; /!< Offset: 0x040 (R/W) Comparator Register 2 /
Kojto	113:f141b2784e32	819	__IO uint32_t MASK2; /!< Offset: 0x044 (R/W) Mask Register 2 /
Kojto	113:f141b2784e32	820	__IO uint32_t FUNCTION2; /!< Offset: 0x048 (R/W) Function Register 2 /
Kojto	113:f141b2784e32	821	uint32_t RESERVED2[1];
Kojto	113:f141b2784e32	822	__IO uint32_t COMP3; /!< Offset: 0x050 (R/W) Comparator Register 3 /
Kojto	113:f141b2784e32	823	__IO uint32_t MASK3; /!< Offset: 0x054 (R/W) Mask Register 3 /
Kojto	113:f141b2784e32	824	__IO uint32_t FUNCTION3; /!< Offset: 0x058 (R/W) Function Register 3 /
Kojto	113:f141b2784e32	825	} DWT_Type;
Kojto	113:f141b2784e32	826
Kojto	113:f141b2784e32	827	/* DWT Control Register Definitions */
Kojto	113:f141b2784e32	828	#define DWT_CTRL_NUMCOMP_Pos 28 /!< DWT CTRL: NUMCOMP Position /
Kojto	113:f141b2784e32	829	#define DWT_CTRL_NUMCOMP_Msk (0xFUL << DWT_CTRL_NUMCOMP_Pos) /!< DWT CTRL: NUMCOMP Mask /
Kojto	113:f141b2784e32	830
Kojto	113:f141b2784e32	831	#define DWT_CTRL_NOTRCPKT_Pos 27 /!< DWT CTRL: NOTRCPKT Position /
Kojto	113:f141b2784e32	832	#define DWT_CTRL_NOTRCPKT_Msk (0x1UL << DWT_CTRL_NOTRCPKT_Pos) /!< DWT CTRL: NOTRCPKT Mask /
Kojto	113:f141b2784e32	833
Kojto	113:f141b2784e32	834	#define DWT_CTRL_NOEXTTRIG_Pos 26 /!< DWT CTRL: NOEXTTRIG Position /
Kojto	113:f141b2784e32	835	#define DWT_CTRL_NOEXTTRIG_Msk (0x1UL << DWT_CTRL_NOEXTTRIG_Pos) /!< DWT CTRL: NOEXTTRIG Mask /
Kojto	113:f141b2784e32	836
Kojto	113:f141b2784e32	837	#define DWT_CTRL_NOCYCCNT_Pos 25 /!< DWT CTRL: NOCYCCNT Position /
Kojto	113:f141b2784e32	838	#define DWT_CTRL_NOCYCCNT_Msk (0x1UL << DWT_CTRL_NOCYCCNT_Pos) /!< DWT CTRL: NOCYCCNT Mask /
Kojto	113:f141b2784e32	839
Kojto	113:f141b2784e32	840	#define DWT_CTRL_NOPRFCNT_Pos 24 /!< DWT CTRL: NOPRFCNT Position /
Kojto	113:f141b2784e32	841	#define DWT_CTRL_NOPRFCNT_Msk (0x1UL << DWT_CTRL_NOPRFCNT_Pos) /!< DWT CTRL: NOPRFCNT Mask /
Kojto	113:f141b2784e32	842
Kojto	113:f141b2784e32	843	#define DWT_CTRL_CYCEVTENA_Pos 22 /!< DWT CTRL: CYCEVTENA Position /
Kojto	113:f141b2784e32	844	#define DWT_CTRL_CYCEVTENA_Msk (0x1UL << DWT_CTRL_CYCEVTENA_Pos) /!< DWT CTRL: CYCEVTENA Mask /
Kojto	113:f141b2784e32	845
Kojto	113:f141b2784e32	846	#define DWT_CTRL_FOLDEVTENA_Pos 21 /!< DWT CTRL: FOLDEVTENA Position /
Kojto	113:f141b2784e32	847	#define DWT_CTRL_FOLDEVTENA_Msk (0x1UL << DWT_CTRL_FOLDEVTENA_Pos) /!< DWT CTRL: FOLDEVTENA Mask /
Kojto	113:f141b2784e32	848
Kojto	113:f141b2784e32	849	#define DWT_CTRL_LSUEVTENA_Pos 20 /!< DWT CTRL: LSUEVTENA Position /
Kojto	113:f141b2784e32	850	#define DWT_CTRL_LSUEVTENA_Msk (0x1UL << DWT_CTRL_LSUEVTENA_Pos) /!< DWT CTRL: LSUEVTENA Mask /
Kojto	113:f141b2784e32	851
Kojto	113:f141b2784e32	852	#define DWT_CTRL_SLEEPEVTENA_Pos 19 /!< DWT CTRL: SLEEPEVTENA Position /
Kojto	113:f141b2784e32	853	#define DWT_CTRL_SLEEPEVTENA_Msk (0x1UL << DWT_CTRL_SLEEPEVTENA_Pos) /!< DWT CTRL: SLEEPEVTENA Mask /
Kojto	113:f141b2784e32	854
Kojto	113:f141b2784e32	855	#define DWT_CTRL_EXCEVTENA_Pos 18 /!< DWT CTRL: EXCEVTENA Position /
Kojto	113:f141b2784e32	856	#define DWT_CTRL_EXCEVTENA_Msk (0x1UL << DWT_CTRL_EXCEVTENA_Pos) /!< DWT CTRL: EXCEVTENA Mask /
Kojto	113:f141b2784e32	857
Kojto	113:f141b2784e32	858	#define DWT_CTRL_CPIEVTENA_Pos 17 /!< DWT CTRL: CPIEVTENA Position /
Kojto	113:f141b2784e32	859	#define DWT_CTRL_CPIEVTENA_Msk (0x1UL << DWT_CTRL_CPIEVTENA_Pos) /!< DWT CTRL: CPIEVTENA Mask /
Kojto	113:f141b2784e32	860
Kojto	113:f141b2784e32	861	#define DWT_CTRL_EXCTRCENA_Pos 16 /!< DWT CTRL: EXCTRCENA Position /
Kojto	113:f141b2784e32	862	#define DWT_CTRL_EXCTRCENA_Msk (0x1UL << DWT_CTRL_EXCTRCENA_Pos) /!< DWT CTRL: EXCTRCENA Mask /
Kojto	113:f141b2784e32	863
Kojto	113:f141b2784e32	864	#define DWT_CTRL_PCSAMPLENA_Pos 12 /!< DWT CTRL: PCSAMPLENA Position /
Kojto	113:f141b2784e32	865	#define DWT_CTRL_PCSAMPLENA_Msk (0x1UL << DWT_CTRL_PCSAMPLENA_Pos) /!< DWT CTRL: PCSAMPLENA Mask /
Kojto	113:f141b2784e32	866
Kojto	113:f141b2784e32	867	#define DWT_CTRL_SYNCTAP_Pos 10 /!< DWT CTRL: SYNCTAP Position /
Kojto	113:f141b2784e32	868	#define DWT_CTRL_SYNCTAP_Msk (0x3UL << DWT_CTRL_SYNCTAP_Pos) /!< DWT CTRL: SYNCTAP Mask /
Kojto	113:f141b2784e32	869
Kojto	113:f141b2784e32	870	#define DWT_CTRL_CYCTAP_Pos 9 /!< DWT CTRL: CYCTAP Position /
Kojto	113:f141b2784e32	871	#define DWT_CTRL_CYCTAP_Msk (0x1UL << DWT_CTRL_CYCTAP_Pos) /!< DWT CTRL: CYCTAP Mask /
Kojto	113:f141b2784e32	872
Kojto	113:f141b2784e32	873	#define DWT_CTRL_POSTINIT_Pos 5 /!< DWT CTRL: POSTINIT Position /
Kojto	113:f141b2784e32	874	#define DWT_CTRL_POSTINIT_Msk (0xFUL << DWT_CTRL_POSTINIT_Pos) /!< DWT CTRL: POSTINIT Mask /
Kojto	113:f141b2784e32	875
Kojto	113:f141b2784e32	876	#define DWT_CTRL_POSTPRESET_Pos 1 /!< DWT CTRL: POSTPRESET Position /
Kojto	113:f141b2784e32	877	#define DWT_CTRL_POSTPRESET_Msk (0xFUL << DWT_CTRL_POSTPRESET_Pos) /!< DWT CTRL: POSTPRESET Mask /
Kojto	113:f141b2784e32	878
Kojto	113:f141b2784e32	879	#define DWT_CTRL_CYCCNTENA_Pos 0 /!< DWT CTRL: CYCCNTENA Position /
Kojto	113:f141b2784e32	880	#define DWT_CTRL_CYCCNTENA_Msk (0x1UL /<< DWT_CTRL_CYCCNTENA_Pos/) /!< DWT CTRL: CYCCNTENA Mask /
Kojto	113:f141b2784e32	881
Kojto	113:f141b2784e32	882	/* DWT CPI Count Register Definitions */
Kojto	113:f141b2784e32	883	#define DWT_CPICNT_CPICNT_Pos 0 /!< DWT CPICNT: CPICNT Position /
Kojto	113:f141b2784e32	884	#define DWT_CPICNT_CPICNT_Msk (0xFFUL /<< DWT_CPICNT_CPICNT_Pos/) /!< DWT CPICNT: CPICNT Mask /
Kojto	113:f141b2784e32	885
Kojto	113:f141b2784e32	886	/* DWT Exception Overhead Count Register Definitions */
Kojto	113:f141b2784e32	887	#define DWT_EXCCNT_EXCCNT_Pos 0 /!< DWT EXCCNT: EXCCNT Position /
Kojto	113:f141b2784e32	888	#define DWT_EXCCNT_EXCCNT_Msk (0xFFUL /<< DWT_EXCCNT_EXCCNT_Pos/) /!< DWT EXCCNT: EXCCNT Mask /
Kojto	113:f141b2784e32	889
Kojto	113:f141b2784e32	890	/* DWT Sleep Count Register Definitions */
Kojto	113:f141b2784e32	891	#define DWT_SLEEPCNT_SLEEPCNT_Pos 0 /!< DWT SLEEPCNT: SLEEPCNT Position /
Kojto	113:f141b2784e32	892	#define DWT_SLEEPCNT_SLEEPCNT_Msk (0xFFUL /<< DWT_SLEEPCNT_SLEEPCNT_Pos/) /!< DWT SLEEPCNT: SLEEPCNT Mask /
Kojto	113:f141b2784e32	893
Kojto	113:f141b2784e32	894	/* DWT LSU Count Register Definitions */
Kojto	113:f141b2784e32	895	#define DWT_LSUCNT_LSUCNT_Pos 0 /!< DWT LSUCNT: LSUCNT Position /
Kojto	113:f141b2784e32	896	#define DWT_LSUCNT_LSUCNT_Msk (0xFFUL /<< DWT_LSUCNT_LSUCNT_Pos/) /!< DWT LSUCNT: LSUCNT Mask /
Kojto	113:f141b2784e32	897
Kojto	113:f141b2784e32	898	/* DWT Folded-instruction Count Register Definitions */
Kojto	113:f141b2784e32	899	#define DWT_FOLDCNT_FOLDCNT_Pos 0 /!< DWT FOLDCNT: FOLDCNT Position /
Kojto	113:f141b2784e32	900	#define DWT_FOLDCNT_FOLDCNT_Msk (0xFFUL /<< DWT_FOLDCNT_FOLDCNT_Pos/) /!< DWT FOLDCNT: FOLDCNT Mask /
Kojto	113:f141b2784e32	901
Kojto	113:f141b2784e32	902	/* DWT Comparator Mask Register Definitions */
Kojto	113:f141b2784e32	903	#define DWT_MASK_MASK_Pos 0 /!< DWT MASK: MASK Position /
Kojto	113:f141b2784e32	904	#define DWT_MASK_MASK_Msk (0x1FUL /<< DWT_MASK_MASK_Pos/) /!< DWT MASK: MASK Mask /
Kojto	113:f141b2784e32	905
Kojto	113:f141b2784e32	906	/* DWT Comparator Function Register Definitions */
Kojto	113:f141b2784e32	907	#define DWT_FUNCTION_MATCHED_Pos 24 /!< DWT FUNCTION: MATCHED Position /
Kojto	113:f141b2784e32	908	#define DWT_FUNCTION_MATCHED_Msk (0x1UL << DWT_FUNCTION_MATCHED_Pos) /!< DWT FUNCTION: MATCHED Mask /
Kojto	113:f141b2784e32	909
Kojto	113:f141b2784e32	910	#define DWT_FUNCTION_DATAVADDR1_Pos 16 /!< DWT FUNCTION: DATAVADDR1 Position /
Kojto	113:f141b2784e32	911	#define DWT_FUNCTION_DATAVADDR1_Msk (0xFUL << DWT_FUNCTION_DATAVADDR1_Pos) /!< DWT FUNCTION: DATAVADDR1 Mask /
Kojto	113:f141b2784e32	912
Kojto	113:f141b2784e32	913	#define DWT_FUNCTION_DATAVADDR0_Pos 12 /!< DWT FUNCTION: DATAVADDR0 Position /
Kojto	113:f141b2784e32	914	#define DWT_FUNCTION_DATAVADDR0_Msk (0xFUL << DWT_FUNCTION_DATAVADDR0_Pos) /!< DWT FUNCTION: DATAVADDR0 Mask /
Kojto	113:f141b2784e32	915
Kojto	113:f141b2784e32	916	#define DWT_FUNCTION_DATAVSIZE_Pos 10 /!< DWT FUNCTION: DATAVSIZE Position /
Kojto	113:f141b2784e32	917	#define DWT_FUNCTION_DATAVSIZE_Msk (0x3UL << DWT_FUNCTION_DATAVSIZE_Pos) /!< DWT FUNCTION: DATAVSIZE Mask /
Kojto	113:f141b2784e32	918
Kojto	113:f141b2784e32	919	#define DWT_FUNCTION_LNK1ENA_Pos 9 /!< DWT FUNCTION: LNK1ENA Position /
Kojto	113:f141b2784e32	920	#define DWT_FUNCTION_LNK1ENA_Msk (0x1UL << DWT_FUNCTION_LNK1ENA_Pos) /!< DWT FUNCTION: LNK1ENA Mask /
Kojto	113:f141b2784e32	921
Kojto	113:f141b2784e32	922	#define DWT_FUNCTION_DATAVMATCH_Pos 8 /!< DWT FUNCTION: DATAVMATCH Position /
Kojto	113:f141b2784e32	923	#define DWT_FUNCTION_DATAVMATCH_Msk (0x1UL << DWT_FUNCTION_DATAVMATCH_Pos) /!< DWT FUNCTION: DATAVMATCH Mask /
Kojto	113:f141b2784e32	924
Kojto	113:f141b2784e32	925	#define DWT_FUNCTION_CYCMATCH_Pos 7 /!< DWT FUNCTION: CYCMATCH Position /
Kojto	113:f141b2784e32	926	#define DWT_FUNCTION_CYCMATCH_Msk (0x1UL << DWT_FUNCTION_CYCMATCH_Pos) /!< DWT FUNCTION: CYCMATCH Mask /
Kojto	113:f141b2784e32	927
Kojto	113:f141b2784e32	928	#define DWT_FUNCTION_EMITRANGE_Pos 5 /!< DWT FUNCTION: EMITRANGE Position /
Kojto	113:f141b2784e32	929	#define DWT_FUNCTION_EMITRANGE_Msk (0x1UL << DWT_FUNCTION_EMITRANGE_Pos) /!< DWT FUNCTION: EMITRANGE Mask /
Kojto	113:f141b2784e32	930
Kojto	113:f141b2784e32	931	#define DWT_FUNCTION_FUNCTION_Pos 0 /!< DWT FUNCTION: FUNCTION Position /
Kojto	113:f141b2784e32	932	#define DWT_FUNCTION_FUNCTION_Msk (0xFUL /<< DWT_FUNCTION_FUNCTION_Pos/) /!< DWT FUNCTION: FUNCTION Mask /
Kojto	113:f141b2784e32	933
Kojto	113:f141b2784e32	934	/@}/ /* end of group CMSIS_DWT */
Kojto	113:f141b2784e32	935
Kojto	113:f141b2784e32	936
Kojto	113:f141b2784e32	937	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	938	\defgroup CMSIS_TPI Trace Port Interface (TPI)
Kojto	113:f141b2784e32	939	\brief Type definitions for the Trace Port Interface (TPI)
Kojto	113:f141b2784e32	940	@{
Kojto	113:f141b2784e32	941	*/
Kojto	113:f141b2784e32	942
Kojto	113:f141b2784e32	943	/** \brief Structure type to access the Trace Port Interface Register (TPI).
Kojto	113:f141b2784e32	944	*/
Kojto	113:f141b2784e32	945	typedef struct
Kojto	113:f141b2784e32	946	{
Kojto	113:f141b2784e32	947	__IO uint32_t SSPSR; /!< Offset: 0x000 (R/ ) Supported Parallel Port Size Register /
Kojto	113:f141b2784e32	948	__IO uint32_t CSPSR; /!< Offset: 0x004 (R/W) Current Parallel Port Size Register /
Kojto	113:f141b2784e32	949	uint32_t RESERVED0[2];
Kojto	113:f141b2784e32	950	__IO uint32_t ACPR; /!< Offset: 0x010 (R/W) Asynchronous Clock Prescaler Register /
Kojto	113:f141b2784e32	951	uint32_t RESERVED1[55];
Kojto	113:f141b2784e32	952	__IO uint32_t SPPR; /!< Offset: 0x0F0 (R/W) Selected Pin Protocol Register /
Kojto	113:f141b2784e32	953	uint32_t RESERVED2[131];
Kojto	113:f141b2784e32	954	__I uint32_t FFSR; /!< Offset: 0x300 (R/ ) Formatter and Flush Status Register /
Kojto	113:f141b2784e32	955	__IO uint32_t FFCR; /!< Offset: 0x304 (R/W) Formatter and Flush Control Register /
Kojto	113:f141b2784e32	956	__I uint32_t FSCR; /!< Offset: 0x308 (R/ ) Formatter Synchronization Counter Register /
Kojto	113:f141b2784e32	957	uint32_t RESERVED3[759];
Kojto	113:f141b2784e32	958	__I uint32_t TRIGGER; /!< Offset: 0xEE8 (R/ ) TRIGGER /
Kojto	113:f141b2784e32	959	__I uint32_t FIFO0; /!< Offset: 0xEEC (R/ ) Integration ETM Data /
Kojto	113:f141b2784e32	960	__I uint32_t ITATBCTR2; /!< Offset: 0xEF0 (R/ ) ITATBCTR2 /
Kojto	113:f141b2784e32	961	uint32_t RESERVED4[1];
Kojto	113:f141b2784e32	962	__I uint32_t ITATBCTR0; /!< Offset: 0xEF8 (R/ ) ITATBCTR0 /
Kojto	113:f141b2784e32	963	__I uint32_t FIFO1; /!< Offset: 0xEFC (R/ ) Integration ITM Data /
Kojto	113:f141b2784e32	964	__IO uint32_t ITCTRL; /!< Offset: 0xF00 (R/W) Integration Mode Control /
Kojto	113:f141b2784e32	965	uint32_t RESERVED5[39];
Kojto	113:f141b2784e32	966	__IO uint32_t CLAIMSET; /!< Offset: 0xFA0 (R/W) Claim tag set /
Kojto	113:f141b2784e32	967	__IO uint32_t CLAIMCLR; /!< Offset: 0xFA4 (R/W) Claim tag clear /
Kojto	113:f141b2784e32	968	uint32_t RESERVED7[8];
Kojto	113:f141b2784e32	969	__I uint32_t DEVID; /!< Offset: 0xFC8 (R/ ) TPIU_DEVID /
Kojto	113:f141b2784e32	970	__I uint32_t DEVTYPE; /!< Offset: 0xFCC (R/ ) TPIU_DEVTYPE /
Kojto	113:f141b2784e32	971	} TPI_Type;
Kojto	113:f141b2784e32	972
Kojto	113:f141b2784e32	973	/* TPI Asynchronous Clock Prescaler Register Definitions */
Kojto	113:f141b2784e32	974	#define TPI_ACPR_PRESCALER_Pos 0 /!< TPI ACPR: PRESCALER Position /
Kojto	113:f141b2784e32	975	#define TPI_ACPR_PRESCALER_Msk (0x1FFFUL /<< TPI_ACPR_PRESCALER_Pos/) /!< TPI ACPR: PRESCALER Mask /
Kojto	113:f141b2784e32	976
Kojto	113:f141b2784e32	977	/* TPI Selected Pin Protocol Register Definitions */
Kojto	113:f141b2784e32	978	#define TPI_SPPR_TXMODE_Pos 0 /!< TPI SPPR: TXMODE Position /
Kojto	113:f141b2784e32	979	#define TPI_SPPR_TXMODE_Msk (0x3UL /<< TPI_SPPR_TXMODE_Pos/) /!< TPI SPPR: TXMODE Mask /
Kojto	113:f141b2784e32	980
Kojto	113:f141b2784e32	981	/* TPI Formatter and Flush Status Register Definitions */
Kojto	113:f141b2784e32	982	#define TPI_FFSR_FtNonStop_Pos 3 /!< TPI FFSR: FtNonStop Position /
Kojto	113:f141b2784e32	983	#define TPI_FFSR_FtNonStop_Msk (0x1UL << TPI_FFSR_FtNonStop_Pos) /!< TPI FFSR: FtNonStop Mask /
Kojto	113:f141b2784e32	984
Kojto	113:f141b2784e32	985	#define TPI_FFSR_TCPresent_Pos 2 /!< TPI FFSR: TCPresent Position /
Kojto	113:f141b2784e32	986	#define TPI_FFSR_TCPresent_Msk (0x1UL << TPI_FFSR_TCPresent_Pos) /!< TPI FFSR: TCPresent Mask /
Kojto	113:f141b2784e32	987
Kojto	113:f141b2784e32	988	#define TPI_FFSR_FtStopped_Pos 1 /!< TPI FFSR: FtStopped Position /
Kojto	113:f141b2784e32	989	#define TPI_FFSR_FtStopped_Msk (0x1UL << TPI_FFSR_FtStopped_Pos) /!< TPI FFSR: FtStopped Mask /
Kojto	113:f141b2784e32	990
Kojto	113:f141b2784e32	991	#define TPI_FFSR_FlInProg_Pos 0 /!< TPI FFSR: FlInProg Position /
Kojto	113:f141b2784e32	992	#define TPI_FFSR_FlInProg_Msk (0x1UL /<< TPI_FFSR_FlInProg_Pos/) /!< TPI FFSR: FlInProg Mask /
Kojto	113:f141b2784e32	993
Kojto	113:f141b2784e32	994	/* TPI Formatter and Flush Control Register Definitions */
Kojto	113:f141b2784e32	995	#define TPI_FFCR_TrigIn_Pos 8 /!< TPI FFCR: TrigIn Position /
Kojto	113:f141b2784e32	996	#define TPI_FFCR_TrigIn_Msk (0x1UL << TPI_FFCR_TrigIn_Pos) /!< TPI FFCR: TrigIn Mask /
Kojto	113:f141b2784e32	997
Kojto	113:f141b2784e32	998	#define TPI_FFCR_EnFCont_Pos 1 /!< TPI FFCR: EnFCont Position /
Kojto	113:f141b2784e32	999	#define TPI_FFCR_EnFCont_Msk (0x1UL << TPI_FFCR_EnFCont_Pos) /!< TPI FFCR: EnFCont Mask /
Kojto	113:f141b2784e32	1000
Kojto	113:f141b2784e32	1001	/* TPI TRIGGER Register Definitions */
Kojto	113:f141b2784e32	1002	#define TPI_TRIGGER_TRIGGER_Pos 0 /!< TPI TRIGGER: TRIGGER Position /
Kojto	113:f141b2784e32	1003	#define TPI_TRIGGER_TRIGGER_Msk (0x1UL /<< TPI_TRIGGER_TRIGGER_Pos/) /!< TPI TRIGGER: TRIGGER Mask /
Kojto	113:f141b2784e32	1004
Kojto	113:f141b2784e32	1005	/* TPI Integration ETM Data Register Definitions (FIFO0) */
Kojto	113:f141b2784e32	1006	#define TPI_FIFO0_ITM_ATVALID_Pos 29 /!< TPI FIFO0: ITM_ATVALID Position /
Kojto	113:f141b2784e32	1007	#define TPI_FIFO0_ITM_ATVALID_Msk (0x3UL << TPI_FIFO0_ITM_ATVALID_Pos) /!< TPI FIFO0: ITM_ATVALID Mask /
Kojto	113:f141b2784e32	1008
Kojto	113:f141b2784e32	1009	#define TPI_FIFO0_ITM_bytecount_Pos 27 /!< TPI FIFO0: ITM_bytecount Position /
Kojto	113:f141b2784e32	1010	#define TPI_FIFO0_ITM_bytecount_Msk (0x3UL << TPI_FIFO0_ITM_bytecount_Pos) /!< TPI FIFO0: ITM_bytecount Mask /
Kojto	113:f141b2784e32	1011
Kojto	113:f141b2784e32	1012	#define TPI_FIFO0_ETM_ATVALID_Pos 26 /!< TPI FIFO0: ETM_ATVALID Position /
Kojto	113:f141b2784e32	1013	#define TPI_FIFO0_ETM_ATVALID_Msk (0x3UL << TPI_FIFO0_ETM_ATVALID_Pos) /!< TPI FIFO0: ETM_ATVALID Mask /
Kojto	113:f141b2784e32	1014
Kojto	113:f141b2784e32	1015	#define TPI_FIFO0_ETM_bytecount_Pos 24 /!< TPI FIFO0: ETM_bytecount Position /
Kojto	113:f141b2784e32	1016	#define TPI_FIFO0_ETM_bytecount_Msk (0x3UL << TPI_FIFO0_ETM_bytecount_Pos) /!< TPI FIFO0: ETM_bytecount Mask /
Kojto	113:f141b2784e32	1017
Kojto	113:f141b2784e32	1018	#define TPI_FIFO0_ETM2_Pos 16 /!< TPI FIFO0: ETM2 Position /
Kojto	113:f141b2784e32	1019	#define TPI_FIFO0_ETM2_Msk (0xFFUL << TPI_FIFO0_ETM2_Pos) /!< TPI FIFO0: ETM2 Mask /
Kojto	113:f141b2784e32	1020
Kojto	113:f141b2784e32	1021	#define TPI_FIFO0_ETM1_Pos 8 /!< TPI FIFO0: ETM1 Position /
Kojto	113:f141b2784e32	1022	#define TPI_FIFO0_ETM1_Msk (0xFFUL << TPI_FIFO0_ETM1_Pos) /!< TPI FIFO0: ETM1 Mask /
Kojto	113:f141b2784e32	1023
Kojto	113:f141b2784e32	1024	#define TPI_FIFO0_ETM0_Pos 0 /!< TPI FIFO0: ETM0 Position /
Kojto	113:f141b2784e32	1025	#define TPI_FIFO0_ETM0_Msk (0xFFUL /<< TPI_FIFO0_ETM0_Pos/) /!< TPI FIFO0: ETM0 Mask /
Kojto	113:f141b2784e32	1026
Kojto	113:f141b2784e32	1027	/* TPI ITATBCTR2 Register Definitions */
Kojto	113:f141b2784e32	1028	#define TPI_ITATBCTR2_ATREADY_Pos 0 /!< TPI ITATBCTR2: ATREADY Position /
Kojto	113:f141b2784e32	1029	#define TPI_ITATBCTR2_ATREADY_Msk (0x1UL /<< TPI_ITATBCTR2_ATREADY_Pos/) /!< TPI ITATBCTR2: ATREADY Mask /
Kojto	113:f141b2784e32	1030
Kojto	113:f141b2784e32	1031	/* TPI Integration ITM Data Register Definitions (FIFO1) */
Kojto	113:f141b2784e32	1032	#define TPI_FIFO1_ITM_ATVALID_Pos 29 /!< TPI FIFO1: ITM_ATVALID Position /
Kojto	113:f141b2784e32	1033	#define TPI_FIFO1_ITM_ATVALID_Msk (0x3UL << TPI_FIFO1_ITM_ATVALID_Pos) /!< TPI FIFO1: ITM_ATVALID Mask /
Kojto	113:f141b2784e32	1034
Kojto	113:f141b2784e32	1035	#define TPI_FIFO1_ITM_bytecount_Pos 27 /!< TPI FIFO1: ITM_bytecount Position /
Kojto	113:f141b2784e32	1036	#define TPI_FIFO1_ITM_bytecount_Msk (0x3UL << TPI_FIFO1_ITM_bytecount_Pos) /!< TPI FIFO1: ITM_bytecount Mask /
Kojto	113:f141b2784e32	1037
Kojto	113:f141b2784e32	1038	#define TPI_FIFO1_ETM_ATVALID_Pos 26 /!< TPI FIFO1: ETM_ATVALID Position /
Kojto	113:f141b2784e32	1039	#define TPI_FIFO1_ETM_ATVALID_Msk (0x3UL << TPI_FIFO1_ETM_ATVALID_Pos) /!< TPI FIFO1: ETM_ATVALID Mask /
Kojto	113:f141b2784e32	1040
Kojto	113:f141b2784e32	1041	#define TPI_FIFO1_ETM_bytecount_Pos 24 /!< TPI FIFO1: ETM_bytecount Position /
Kojto	113:f141b2784e32	1042	#define TPI_FIFO1_ETM_bytecount_Msk (0x3UL << TPI_FIFO1_ETM_bytecount_Pos) /!< TPI FIFO1: ETM_bytecount Mask /
Kojto	113:f141b2784e32	1043
Kojto	113:f141b2784e32	1044	#define TPI_FIFO1_ITM2_Pos 16 /!< TPI FIFO1: ITM2 Position /
Kojto	113:f141b2784e32	1045	#define TPI_FIFO1_ITM2_Msk (0xFFUL << TPI_FIFO1_ITM2_Pos) /!< TPI FIFO1: ITM2 Mask /
Kojto	113:f141b2784e32	1046
Kojto	113:f141b2784e32	1047	#define TPI_FIFO1_ITM1_Pos 8 /!< TPI FIFO1: ITM1 Position /
Kojto	113:f141b2784e32	1048	#define TPI_FIFO1_ITM1_Msk (0xFFUL << TPI_FIFO1_ITM1_Pos) /!< TPI FIFO1: ITM1 Mask /
Kojto	113:f141b2784e32	1049
Kojto	113:f141b2784e32	1050	#define TPI_FIFO1_ITM0_Pos 0 /!< TPI FIFO1: ITM0 Position /
Kojto	113:f141b2784e32	1051	#define TPI_FIFO1_ITM0_Msk (0xFFUL /<< TPI_FIFO1_ITM0_Pos/) /!< TPI FIFO1: ITM0 Mask /
Kojto	113:f141b2784e32	1052
Kojto	113:f141b2784e32	1053	/* TPI ITATBCTR0 Register Definitions */
Kojto	113:f141b2784e32	1054	#define TPI_ITATBCTR0_ATREADY_Pos 0 /!< TPI ITATBCTR0: ATREADY Position /
Kojto	113:f141b2784e32	1055	#define TPI_ITATBCTR0_ATREADY_Msk (0x1UL /<< TPI_ITATBCTR0_ATREADY_Pos/) /!< TPI ITATBCTR0: ATREADY Mask /
Kojto	113:f141b2784e32	1056
Kojto	113:f141b2784e32	1057	/* TPI Integration Mode Control Register Definitions */
Kojto	113:f141b2784e32	1058	#define TPI_ITCTRL_Mode_Pos 0 /!< TPI ITCTRL: Mode Position /
Kojto	113:f141b2784e32	1059	#define TPI_ITCTRL_Mode_Msk (0x1UL /<< TPI_ITCTRL_Mode_Pos/) /!< TPI ITCTRL: Mode Mask /
Kojto	113:f141b2784e32	1060
Kojto	113:f141b2784e32	1061	/* TPI DEVID Register Definitions */
Kojto	113:f141b2784e32	1062	#define TPI_DEVID_NRZVALID_Pos 11 /!< TPI DEVID: NRZVALID Position /
Kojto	113:f141b2784e32	1063	#define TPI_DEVID_NRZVALID_Msk (0x1UL << TPI_DEVID_NRZVALID_Pos) /!< TPI DEVID: NRZVALID Mask /
Kojto	113:f141b2784e32	1064
Kojto	113:f141b2784e32	1065	#define TPI_DEVID_MANCVALID_Pos 10 /!< TPI DEVID: MANCVALID Position /
Kojto	113:f141b2784e32	1066	#define TPI_DEVID_MANCVALID_Msk (0x1UL << TPI_DEVID_MANCVALID_Pos) /!< TPI DEVID: MANCVALID Mask /
Kojto	113:f141b2784e32	1067
Kojto	113:f141b2784e32	1068	#define TPI_DEVID_PTINVALID_Pos 9 /!< TPI DEVID: PTINVALID Position /
Kojto	113:f141b2784e32	1069	#define TPI_DEVID_PTINVALID_Msk (0x1UL << TPI_DEVID_PTINVALID_Pos) /!< TPI DEVID: PTINVALID Mask /
Kojto	113:f141b2784e32	1070
Kojto	113:f141b2784e32	1071	#define TPI_DEVID_MinBufSz_Pos 6 /!< TPI DEVID: MinBufSz Position /
Kojto	113:f141b2784e32	1072	#define TPI_DEVID_MinBufSz_Msk (0x7UL << TPI_DEVID_MinBufSz_Pos) /!< TPI DEVID: MinBufSz Mask /
Kojto	113:f141b2784e32	1073
Kojto	113:f141b2784e32	1074	#define TPI_DEVID_AsynClkIn_Pos 5 /!< TPI DEVID: AsynClkIn Position /
Kojto	113:f141b2784e32	1075	#define TPI_DEVID_AsynClkIn_Msk (0x1UL << TPI_DEVID_AsynClkIn_Pos) /!< TPI DEVID: AsynClkIn Mask /
Kojto	113:f141b2784e32	1076
Kojto	113:f141b2784e32	1077	#define TPI_DEVID_NrTraceInput_Pos 0 /!< TPI DEVID: NrTraceInput Position /
Kojto	113:f141b2784e32	1078	#define TPI_DEVID_NrTraceInput_Msk (0x1FUL /<< TPI_DEVID_NrTraceInput_Pos/) /!< TPI DEVID: NrTraceInput Mask /
Kojto	113:f141b2784e32	1079
Kojto	113:f141b2784e32	1080	/* TPI DEVTYPE Register Definitions */
Kojto	113:f141b2784e32	1081	#define TPI_DEVTYPE_MajorType_Pos 4 /!< TPI DEVTYPE: MajorType Position /
Kojto	113:f141b2784e32	1082	#define TPI_DEVTYPE_MajorType_Msk (0xFUL << TPI_DEVTYPE_MajorType_Pos) /!< TPI DEVTYPE: MajorType Mask /
Kojto	113:f141b2784e32	1083
Kojto	113:f141b2784e32	1084	#define TPI_DEVTYPE_SubType_Pos 0 /!< TPI DEVTYPE: SubType Position /
Kojto	113:f141b2784e32	1085	#define TPI_DEVTYPE_SubType_Msk (0xFUL /<< TPI_DEVTYPE_SubType_Pos/) /!< TPI DEVTYPE: SubType Mask /
Kojto	113:f141b2784e32	1086
Kojto	113:f141b2784e32	1087	/@}/ /* end of group CMSIS_TPI */
Kojto	113:f141b2784e32	1088
Kojto	113:f141b2784e32	1089
Kojto	113:f141b2784e32	1090	#if (__MPU_PRESENT == 1)
Kojto	113:f141b2784e32	1091	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	1092	\defgroup CMSIS_MPU Memory Protection Unit (MPU)
Kojto	113:f141b2784e32	1093	\brief Type definitions for the Memory Protection Unit (MPU)
Kojto	113:f141b2784e32	1094	@{
Kojto	113:f141b2784e32	1095	*/
Kojto	113:f141b2784e32	1096
Kojto	113:f141b2784e32	1097	/** \brief Structure type to access the Memory Protection Unit (MPU).
Kojto	113:f141b2784e32	1098	*/
Kojto	113:f141b2784e32	1099	typedef struct
Kojto	113:f141b2784e32	1100	{
Kojto	113:f141b2784e32	1101	__I uint32_t TYPE; /!< Offset: 0x000 (R/ ) MPU Type Register /
Kojto	113:f141b2784e32	1102	__IO uint32_t CTRL; /!< Offset: 0x004 (R/W) MPU Control Register /
Kojto	113:f141b2784e32	1103	__IO uint32_t RNR; /!< Offset: 0x008 (R/W) MPU Region RNRber Register /
Kojto	113:f141b2784e32	1104	__IO uint32_t RBAR; /!< Offset: 0x00C (R/W) MPU Region Base Address Register /
Kojto	113:f141b2784e32	1105	__IO uint32_t RASR; /!< Offset: 0x010 (R/W) MPU Region Attribute and Size Register /
Kojto	113:f141b2784e32	1106	__IO uint32_t RBAR_A1; /!< Offset: 0x014 (R/W) MPU Alias 1 Region Base Address Register /
Kojto	113:f141b2784e32	1107	__IO uint32_t RASR_A1; /!< Offset: 0x018 (R/W) MPU Alias 1 Region Attribute and Size Register /
Kojto	113:f141b2784e32	1108	__IO uint32_t RBAR_A2; /!< Offset: 0x01C (R/W) MPU Alias 2 Region Base Address Register /
Kojto	113:f141b2784e32	1109	__IO uint32_t RASR_A2; /!< Offset: 0x020 (R/W) MPU Alias 2 Region Attribute and Size Register /
Kojto	113:f141b2784e32	1110	__IO uint32_t RBAR_A3; /!< Offset: 0x024 (R/W) MPU Alias 3 Region Base Address Register /
Kojto	113:f141b2784e32	1111	__IO uint32_t RASR_A3; /!< Offset: 0x028 (R/W) MPU Alias 3 Region Attribute and Size Register /
Kojto	113:f141b2784e32	1112	} MPU_Type;
Kojto	113:f141b2784e32	1113
Kojto	113:f141b2784e32	1114	/* MPU Type Register */
Kojto	113:f141b2784e32	1115	#define MPU_TYPE_IREGION_Pos 16 /!< MPU TYPE: IREGION Position /
Kojto	113:f141b2784e32	1116	#define MPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos) /!< MPU TYPE: IREGION Mask /
Kojto	113:f141b2784e32	1117
Kojto	113:f141b2784e32	1118	#define MPU_TYPE_DREGION_Pos 8 /!< MPU TYPE: DREGION Position /
Kojto	113:f141b2784e32	1119	#define MPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos) /!< MPU TYPE: DREGION Mask /
Kojto	113:f141b2784e32	1120
Kojto	113:f141b2784e32	1121	#define MPU_TYPE_SEPARATE_Pos 0 /!< MPU TYPE: SEPARATE Position /
Kojto	113:f141b2784e32	1122	#define MPU_TYPE_SEPARATE_Msk (1UL /<< MPU_TYPE_SEPARATE_Pos/) /!< MPU TYPE: SEPARATE Mask /
Kojto	113:f141b2784e32	1123
Kojto	113:f141b2784e32	1124	/* MPU Control Register */
Kojto	113:f141b2784e32	1125	#define MPU_CTRL_PRIVDEFENA_Pos 2 /!< MPU CTRL: PRIVDEFENA Position /
Kojto	113:f141b2784e32	1126	#define MPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos) /!< MPU CTRL: PRIVDEFENA Mask /
Kojto	113:f141b2784e32	1127
Kojto	113:f141b2784e32	1128	#define MPU_CTRL_HFNMIENA_Pos 1 /!< MPU CTRL: HFNMIENA Position /
Kojto	113:f141b2784e32	1129	#define MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos) /!< MPU CTRL: HFNMIENA Mask /
Kojto	113:f141b2784e32	1130
Kojto	113:f141b2784e32	1131	#define MPU_CTRL_ENABLE_Pos 0 /!< MPU CTRL: ENABLE Position /
Kojto	113:f141b2784e32	1132	#define MPU_CTRL_ENABLE_Msk (1UL /<< MPU_CTRL_ENABLE_Pos/) /!< MPU CTRL: ENABLE Mask /
Kojto	113:f141b2784e32	1133
Kojto	113:f141b2784e32	1134	/* MPU Region Number Register */
Kojto	113:f141b2784e32	1135	#define MPU_RNR_REGION_Pos 0 /!< MPU RNR: REGION Position /
Kojto	113:f141b2784e32	1136	#define MPU_RNR_REGION_Msk (0xFFUL /<< MPU_RNR_REGION_Pos/) /!< MPU RNR: REGION Mask /
Kojto	113:f141b2784e32	1137
Kojto	113:f141b2784e32	1138	/* MPU Region Base Address Register */
Kojto	113:f141b2784e32	1139	#define MPU_RBAR_ADDR_Pos 5 /!< MPU RBAR: ADDR Position /
Kojto	113:f141b2784e32	1140	#define MPU_RBAR_ADDR_Msk (0x7FFFFFFUL << MPU_RBAR_ADDR_Pos) /!< MPU RBAR: ADDR Mask /
Kojto	113:f141b2784e32	1141
Kojto	113:f141b2784e32	1142	#define MPU_RBAR_VALID_Pos 4 /!< MPU RBAR: VALID Position /
Kojto	113:f141b2784e32	1143	#define MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos) /!< MPU RBAR: VALID Mask /
Kojto	113:f141b2784e32	1144
Kojto	113:f141b2784e32	1145	#define MPU_RBAR_REGION_Pos 0 /!< MPU RBAR: REGION Position /
Kojto	113:f141b2784e32	1146	#define MPU_RBAR_REGION_Msk (0xFUL /<< MPU_RBAR_REGION_Pos/) /!< MPU RBAR: REGION Mask /
Kojto	113:f141b2784e32	1147
Kojto	113:f141b2784e32	1148	/* MPU Region Attribute and Size Register */
Kojto	113:f141b2784e32	1149	#define MPU_RASR_ATTRS_Pos 16 /!< MPU RASR: MPU Region Attribute field Position /
Kojto	113:f141b2784e32	1150	#define MPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos) /!< MPU RASR: MPU Region Attribute field Mask /
Kojto	113:f141b2784e32	1151
Kojto	113:f141b2784e32	1152	#define MPU_RASR_XN_Pos 28 /!< MPU RASR: ATTRS.XN Position /
Kojto	113:f141b2784e32	1153	#define MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos) /!< MPU RASR: ATTRS.XN Mask /
Kojto	113:f141b2784e32	1154
Kojto	113:f141b2784e32	1155	#define MPU_RASR_AP_Pos 24 /!< MPU RASR: ATTRS.AP Position /
Kojto	113:f141b2784e32	1156	#define MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos) /!< MPU RASR: ATTRS.AP Mask /
Kojto	113:f141b2784e32	1157
Kojto	113:f141b2784e32	1158	#define MPU_RASR_TEX_Pos 19 /!< MPU RASR: ATTRS.TEX Position /
Kojto	113:f141b2784e32	1159	#define MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos) /!< MPU RASR: ATTRS.TEX Mask /
Kojto	113:f141b2784e32	1160
Kojto	113:f141b2784e32	1161	#define MPU_RASR_S_Pos 18 /!< MPU RASR: ATTRS.S Position /
Kojto	113:f141b2784e32	1162	#define MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos) /!< MPU RASR: ATTRS.S Mask /
Kojto	113:f141b2784e32	1163
Kojto	113:f141b2784e32	1164	#define MPU_RASR_C_Pos 17 /!< MPU RASR: ATTRS.C Position /
Kojto	113:f141b2784e32	1165	#define MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos) /!< MPU RASR: ATTRS.C Mask /
Kojto	113:f141b2784e32	1166
Kojto	113:f141b2784e32	1167	#define MPU_RASR_B_Pos 16 /!< MPU RASR: ATTRS.B Position /
Kojto	113:f141b2784e32	1168	#define MPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos) /!< MPU RASR: ATTRS.B Mask /
Kojto	113:f141b2784e32	1169
Kojto	113:f141b2784e32	1170	#define MPU_RASR_SRD_Pos 8 /!< MPU RASR: Sub-Region Disable Position /
Kojto	113:f141b2784e32	1171	#define MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos) /!< MPU RASR: Sub-Region Disable Mask /
Kojto	113:f141b2784e32	1172
Kojto	113:f141b2784e32	1173	#define MPU_RASR_SIZE_Pos 1 /!< MPU RASR: Region Size Field Position /
Kojto	113:f141b2784e32	1174	#define MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos) /!< MPU RASR: Region Size Field Mask /
Kojto	113:f141b2784e32	1175
Kojto	113:f141b2784e32	1176	#define MPU_RASR_ENABLE_Pos 0 /!< MPU RASR: Region enable bit Position /
Kojto	113:f141b2784e32	1177	#define MPU_RASR_ENABLE_Msk (1UL /<< MPU_RASR_ENABLE_Pos/) /!< MPU RASR: Region enable bit Disable Mask /
Kojto	113:f141b2784e32	1178
Kojto	113:f141b2784e32	1179	/@} end of group CMSIS_MPU /
Kojto	113:f141b2784e32	1180	#endif
Kojto	113:f141b2784e32	1181
Kojto	113:f141b2784e32	1182
Kojto	113:f141b2784e32	1183	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	1184	\defgroup CMSIS_CoreDebug Core Debug Registers (CoreDebug)
Kojto	113:f141b2784e32	1185	\brief Type definitions for the Core Debug Registers
Kojto	113:f141b2784e32	1186	@{
Kojto	113:f141b2784e32	1187	*/
Kojto	113:f141b2784e32	1188
Kojto	113:f141b2784e32	1189	/** \brief Structure type to access the Core Debug Register (CoreDebug).
Kojto	113:f141b2784e32	1190	*/
Kojto	113:f141b2784e32	1191	typedef struct
Kojto	113:f141b2784e32	1192	{
Kojto	113:f141b2784e32	1193	__IO uint32_t DHCSR; /!< Offset: 0x000 (R/W) Debug Halting Control and Status Register /
Kojto	113:f141b2784e32	1194	__O uint32_t DCRSR; /!< Offset: 0x004 ( /W) Debug Core Register Selector Register /
Kojto	113:f141b2784e32	1195	__IO uint32_t DCRDR; /!< Offset: 0x008 (R/W) Debug Core Register Data Register /
Kojto	113:f141b2784e32	1196	__IO uint32_t DEMCR; /!< Offset: 0x00C (R/W) Debug Exception and Monitor Control Register /
Kojto	113:f141b2784e32	1197	} CoreDebug_Type;
Kojto	113:f141b2784e32	1198
Kojto	113:f141b2784e32	1199	/* Debug Halting Control and Status Register */
Kojto	113:f141b2784e32	1200	#define CoreDebug_DHCSR_DBGKEY_Pos 16 /!< CoreDebug DHCSR: DBGKEY Position /
Kojto	113:f141b2784e32	1201	#define CoreDebug_DHCSR_DBGKEY_Msk (0xFFFFUL << CoreDebug_DHCSR_DBGKEY_Pos) /!< CoreDebug DHCSR: DBGKEY Mask /
Kojto	113:f141b2784e32	1202
Kojto	113:f141b2784e32	1203	#define CoreDebug_DHCSR_S_RESET_ST_Pos 25 /!< CoreDebug DHCSR: S_RESET_ST Position /
Kojto	113:f141b2784e32	1204	#define CoreDebug_DHCSR_S_RESET_ST_Msk (1UL << CoreDebug_DHCSR_S_RESET_ST_Pos) /!< CoreDebug DHCSR: S_RESET_ST Mask /
Kojto	113:f141b2784e32	1205
Kojto	113:f141b2784e32	1206	#define CoreDebug_DHCSR_S_RETIRE_ST_Pos 24 /!< CoreDebug DHCSR: S_RETIRE_ST Position /
Kojto	113:f141b2784e32	1207	#define CoreDebug_DHCSR_S_RETIRE_ST_Msk (1UL << CoreDebug_DHCSR_S_RETIRE_ST_Pos) /!< CoreDebug DHCSR: S_RETIRE_ST Mask /
Kojto	113:f141b2784e32	1208
Kojto	113:f141b2784e32	1209	#define CoreDebug_DHCSR_S_LOCKUP_Pos 19 /!< CoreDebug DHCSR: S_LOCKUP Position /
Kojto	113:f141b2784e32	1210	#define CoreDebug_DHCSR_S_LOCKUP_Msk (1UL << CoreDebug_DHCSR_S_LOCKUP_Pos) /!< CoreDebug DHCSR: S_LOCKUP Mask /
Kojto	113:f141b2784e32	1211
Kojto	113:f141b2784e32	1212	#define CoreDebug_DHCSR_S_SLEEP_Pos 18 /!< CoreDebug DHCSR: S_SLEEP Position /
Kojto	113:f141b2784e32	1213	#define CoreDebug_DHCSR_S_SLEEP_Msk (1UL << CoreDebug_DHCSR_S_SLEEP_Pos) /!< CoreDebug DHCSR: S_SLEEP Mask /
Kojto	113:f141b2784e32	1214
Kojto	113:f141b2784e32	1215	#define CoreDebug_DHCSR_S_HALT_Pos 17 /!< CoreDebug DHCSR: S_HALT Position /
Kojto	113:f141b2784e32	1216	#define CoreDebug_DHCSR_S_HALT_Msk (1UL << CoreDebug_DHCSR_S_HALT_Pos) /!< CoreDebug DHCSR: S_HALT Mask /
Kojto	113:f141b2784e32	1217
Kojto	113:f141b2784e32	1218	#define CoreDebug_DHCSR_S_REGRDY_Pos 16 /!< CoreDebug DHCSR: S_REGRDY Position /
Kojto	113:f141b2784e32	1219	#define CoreDebug_DHCSR_S_REGRDY_Msk (1UL << CoreDebug_DHCSR_S_REGRDY_Pos) /!< CoreDebug DHCSR: S_REGRDY Mask /
Kojto	113:f141b2784e32	1220
Kojto	113:f141b2784e32	1221	#define CoreDebug_DHCSR_C_SNAPSTALL_Pos 5 /!< CoreDebug DHCSR: C_SNAPSTALL Position /
Kojto	113:f141b2784e32	1222	#define CoreDebug_DHCSR_C_SNAPSTALL_Msk (1UL << CoreDebug_DHCSR_C_SNAPSTALL_Pos) /!< CoreDebug DHCSR: C_SNAPSTALL Mask /
Kojto	113:f141b2784e32	1223
Kojto	113:f141b2784e32	1224	#define CoreDebug_DHCSR_C_MASKINTS_Pos 3 /!< CoreDebug DHCSR: C_MASKINTS Position /
Kojto	113:f141b2784e32	1225	#define CoreDebug_DHCSR_C_MASKINTS_Msk (1UL << CoreDebug_DHCSR_C_MASKINTS_Pos) /!< CoreDebug DHCSR: C_MASKINTS Mask /
Kojto	113:f141b2784e32	1226
Kojto	113:f141b2784e32	1227	#define CoreDebug_DHCSR_C_STEP_Pos 2 /!< CoreDebug DHCSR: C_STEP Position /
Kojto	113:f141b2784e32	1228	#define CoreDebug_DHCSR_C_STEP_Msk (1UL << CoreDebug_DHCSR_C_STEP_Pos) /!< CoreDebug DHCSR: C_STEP Mask /
Kojto	113:f141b2784e32	1229
Kojto	113:f141b2784e32	1230	#define CoreDebug_DHCSR_C_HALT_Pos 1 /!< CoreDebug DHCSR: C_HALT Position /
Kojto	113:f141b2784e32	1231	#define CoreDebug_DHCSR_C_HALT_Msk (1UL << CoreDebug_DHCSR_C_HALT_Pos) /!< CoreDebug DHCSR: C_HALT Mask /
Kojto	113:f141b2784e32	1232
Kojto	113:f141b2784e32	1233	#define CoreDebug_DHCSR_C_DEBUGEN_Pos 0 /!< CoreDebug DHCSR: C_DEBUGEN Position /
Kojto	113:f141b2784e32	1234	#define CoreDebug_DHCSR_C_DEBUGEN_Msk (1UL /<< CoreDebug_DHCSR_C_DEBUGEN_Pos/) /!< CoreDebug DHCSR: C_DEBUGEN Mask /
Kojto	113:f141b2784e32	1235
Kojto	113:f141b2784e32	1236	/* Debug Core Register Selector Register */
Kojto	113:f141b2784e32	1237	#define CoreDebug_DCRSR_REGWnR_Pos 16 /!< CoreDebug DCRSR: REGWnR Position /
Kojto	113:f141b2784e32	1238	#define CoreDebug_DCRSR_REGWnR_Msk (1UL << CoreDebug_DCRSR_REGWnR_Pos) /!< CoreDebug DCRSR: REGWnR Mask /
Kojto	113:f141b2784e32	1239
Kojto	113:f141b2784e32	1240	#define CoreDebug_DCRSR_REGSEL_Pos 0 /!< CoreDebug DCRSR: REGSEL Position /
Kojto	113:f141b2784e32	1241	#define CoreDebug_DCRSR_REGSEL_Msk (0x1FUL /<< CoreDebug_DCRSR_REGSEL_Pos/) /!< CoreDebug DCRSR: REGSEL Mask /
Kojto	113:f141b2784e32	1242
Kojto	113:f141b2784e32	1243	/* Debug Exception and Monitor Control Register */
Kojto	113:f141b2784e32	1244	#define CoreDebug_DEMCR_TRCENA_Pos 24 /!< CoreDebug DEMCR: TRCENA Position /
Kojto	113:f141b2784e32	1245	#define CoreDebug_DEMCR_TRCENA_Msk (1UL << CoreDebug_DEMCR_TRCENA_Pos) /!< CoreDebug DEMCR: TRCENA Mask /
Kojto	113:f141b2784e32	1246
Kojto	113:f141b2784e32	1247	#define CoreDebug_DEMCR_MON_REQ_Pos 19 /!< CoreDebug DEMCR: MON_REQ Position /
Kojto	113:f141b2784e32	1248	#define CoreDebug_DEMCR_MON_REQ_Msk (1UL << CoreDebug_DEMCR_MON_REQ_Pos) /!< CoreDebug DEMCR: MON_REQ Mask /
Kojto	113:f141b2784e32	1249
Kojto	113:f141b2784e32	1250	#define CoreDebug_DEMCR_MON_STEP_Pos 18 /!< CoreDebug DEMCR: MON_STEP Position /
Kojto	113:f141b2784e32	1251	#define CoreDebug_DEMCR_MON_STEP_Msk (1UL << CoreDebug_DEMCR_MON_STEP_Pos) /!< CoreDebug DEMCR: MON_STEP Mask /
Kojto	113:f141b2784e32	1252
Kojto	113:f141b2784e32	1253	#define CoreDebug_DEMCR_MON_PEND_Pos 17 /!< CoreDebug DEMCR: MON_PEND Position /
Kojto	113:f141b2784e32	1254	#define CoreDebug_DEMCR_MON_PEND_Msk (1UL << CoreDebug_DEMCR_MON_PEND_Pos) /!< CoreDebug DEMCR: MON_PEND Mask /
Kojto	113:f141b2784e32	1255
Kojto	113:f141b2784e32	1256	#define CoreDebug_DEMCR_MON_EN_Pos 16 /!< CoreDebug DEMCR: MON_EN Position /
Kojto	113:f141b2784e32	1257	#define CoreDebug_DEMCR_MON_EN_Msk (1UL << CoreDebug_DEMCR_MON_EN_Pos) /!< CoreDebug DEMCR: MON_EN Mask /
Kojto	113:f141b2784e32	1258
Kojto	113:f141b2784e32	1259	#define CoreDebug_DEMCR_VC_HARDERR_Pos 10 /!< CoreDebug DEMCR: VC_HARDERR Position /
Kojto	113:f141b2784e32	1260	#define CoreDebug_DEMCR_VC_HARDERR_Msk (1UL << CoreDebug_DEMCR_VC_HARDERR_Pos) /!< CoreDebug DEMCR: VC_HARDERR Mask /
Kojto	113:f141b2784e32	1261
Kojto	113:f141b2784e32	1262	#define CoreDebug_DEMCR_VC_INTERR_Pos 9 /!< CoreDebug DEMCR: VC_INTERR Position /
Kojto	113:f141b2784e32	1263	#define CoreDebug_DEMCR_VC_INTERR_Msk (1UL << CoreDebug_DEMCR_VC_INTERR_Pos) /!< CoreDebug DEMCR: VC_INTERR Mask /
Kojto	113:f141b2784e32	1264
Kojto	113:f141b2784e32	1265	#define CoreDebug_DEMCR_VC_BUSERR_Pos 8 /!< CoreDebug DEMCR: VC_BUSERR Position /
Kojto	113:f141b2784e32	1266	#define CoreDebug_DEMCR_VC_BUSERR_Msk (1UL << CoreDebug_DEMCR_VC_BUSERR_Pos) /!< CoreDebug DEMCR: VC_BUSERR Mask /
Kojto	113:f141b2784e32	1267
Kojto	113:f141b2784e32	1268	#define CoreDebug_DEMCR_VC_STATERR_Pos 7 /!< CoreDebug DEMCR: VC_STATERR Position /
Kojto	113:f141b2784e32	1269	#define CoreDebug_DEMCR_VC_STATERR_Msk (1UL << CoreDebug_DEMCR_VC_STATERR_Pos) /!< CoreDebug DEMCR: VC_STATERR Mask /
Kojto	113:f141b2784e32	1270
Kojto	113:f141b2784e32	1271	#define CoreDebug_DEMCR_VC_CHKERR_Pos 6 /!< CoreDebug DEMCR: VC_CHKERR Position /
Kojto	113:f141b2784e32	1272	#define CoreDebug_DEMCR_VC_CHKERR_Msk (1UL << CoreDebug_DEMCR_VC_CHKERR_Pos) /!< CoreDebug DEMCR: VC_CHKERR Mask /
Kojto	113:f141b2784e32	1273
Kojto	113:f141b2784e32	1274	#define CoreDebug_DEMCR_VC_NOCPERR_Pos 5 /!< CoreDebug DEMCR: VC_NOCPERR Position /
Kojto	113:f141b2784e32	1275	#define CoreDebug_DEMCR_VC_NOCPERR_Msk (1UL << CoreDebug_DEMCR_VC_NOCPERR_Pos) /!< CoreDebug DEMCR: VC_NOCPERR Mask /
Kojto	113:f141b2784e32	1276
Kojto	113:f141b2784e32	1277	#define CoreDebug_DEMCR_VC_MMERR_Pos 4 /!< CoreDebug DEMCR: VC_MMERR Position /
Kojto	113:f141b2784e32	1278	#define CoreDebug_DEMCR_VC_MMERR_Msk (1UL << CoreDebug_DEMCR_VC_MMERR_Pos) /!< CoreDebug DEMCR: VC_MMERR Mask /
Kojto	113:f141b2784e32	1279
Kojto	113:f141b2784e32	1280	#define CoreDebug_DEMCR_VC_CORERESET_Pos 0 /!< CoreDebug DEMCR: VC_CORERESET Position /
Kojto	113:f141b2784e32	1281	#define CoreDebug_DEMCR_VC_CORERESET_Msk (1UL /<< CoreDebug_DEMCR_VC_CORERESET_Pos/) /!< CoreDebug DEMCR: VC_CORERESET Mask /
Kojto	113:f141b2784e32	1282
Kojto	113:f141b2784e32	1283	/@} end of group CMSIS_CoreDebug /
Kojto	113:f141b2784e32	1284
Kojto	113:f141b2784e32	1285
Kojto	113:f141b2784e32	1286	/** \ingroup CMSIS_core_register
Kojto	113:f141b2784e32	1287	\defgroup CMSIS_core_base Core Definitions
Kojto	113:f141b2784e32	1288	\brief Definitions for base addresses, unions, and structures.
Kojto	113:f141b2784e32	1289	@{
Kojto	113:f141b2784e32	1290	*/
Kojto	113:f141b2784e32	1291
Kojto	113:f141b2784e32	1292	/* Memory mapping of Cortex-M3 Hardware */
Kojto	113:f141b2784e32	1293	#define SCS_BASE (0xE000E000UL) /!< System Control Space Base Address /
Kojto	113:f141b2784e32	1294	#define ITM_BASE (0xE0000000UL) /!< ITM Base Address /
Kojto	113:f141b2784e32	1295	#define DWT_BASE (0xE0001000UL) /!< DWT Base Address /
Kojto	113:f141b2784e32	1296	#define TPI_BASE (0xE0040000UL) /!< TPI Base Address /
Kojto	113:f141b2784e32	1297	#define CoreDebug_BASE (0xE000EDF0UL) /!< Core Debug Base Address /
Kojto	113:f141b2784e32	1298	#define SysTick_BASE (SCS_BASE + 0x0010UL) /!< SysTick Base Address /
Kojto	113:f141b2784e32	1299	#define NVIC_BASE (SCS_BASE + 0x0100UL) /!< NVIC Base Address /
Kojto	113:f141b2784e32	1300	#define SCB_BASE (SCS_BASE + 0x0D00UL) /!< System Control Block Base Address /
Kojto	113:f141b2784e32	1301
Kojto	113:f141b2784e32	1302	#define SCnSCB ((SCnSCB_Type ) SCS_BASE ) /!< System control Register not in SCB */
Kojto	113:f141b2784e32	1303	#define SCB ((SCB_Type ) SCB_BASE ) /!< SCB configuration struct */
Kojto	113:f141b2784e32	1304	#define SysTick ((SysTick_Type ) SysTick_BASE ) /!< SysTick configuration struct */
Kojto	113:f141b2784e32	1305	#define NVIC ((NVIC_Type ) NVIC_BASE ) /!< NVIC configuration struct */
Kojto	113:f141b2784e32	1306	#define ITM ((ITM_Type ) ITM_BASE ) /!< ITM configuration struct */
Kojto	113:f141b2784e32	1307	#define DWT ((DWT_Type ) DWT_BASE ) /!< DWT configuration struct */
Kojto	113:f141b2784e32	1308	#define TPI ((TPI_Type ) TPI_BASE ) /!< TPI configuration struct */
Kojto	113:f141b2784e32	1309	#define CoreDebug ((CoreDebug_Type ) CoreDebug_BASE) /!< Core Debug configuration struct */
Kojto	113:f141b2784e32	1310
Kojto	113:f141b2784e32	1311	#if (__MPU_PRESENT == 1)
Kojto	113:f141b2784e32	1312	#define MPU_BASE (SCS_BASE + 0x0D90UL) /!< Memory Protection Unit /
Kojto	113:f141b2784e32	1313	#define MPU ((MPU_Type ) MPU_BASE ) /!< Memory Protection Unit */
Kojto	113:f141b2784e32	1314	#endif
Kojto	113:f141b2784e32	1315
Kojto	113:f141b2784e32	1316	/@} /
Kojto	113:f141b2784e32	1317
Kojto	113:f141b2784e32	1318
Kojto	113:f141b2784e32	1319
Kojto	113:f141b2784e32	1320	/*******************************************************************************
Kojto	113:f141b2784e32	1321	* Hardware Abstraction Layer
Kojto	113:f141b2784e32	1322	Core Function Interface contains:
Kojto	113:f141b2784e32	1323	- Core NVIC Functions
Kojto	113:f141b2784e32	1324	- Core SysTick Functions
Kojto	113:f141b2784e32	1325	- Core Debug Functions
Kojto	113:f141b2784e32	1326	- Core Register Access Functions
Kojto	113:f141b2784e32	1327	******************************************************************************/
Kojto	113:f141b2784e32	1328	/** \defgroup CMSIS_Core_FunctionInterface Functions and Instructions Reference
Kojto	113:f141b2784e32	1329	*/
Kojto	113:f141b2784e32	1330
Kojto	113:f141b2784e32	1331
Kojto	113:f141b2784e32	1332
Kojto	113:f141b2784e32	1333	/* ########################## NVIC functions #################################### */
Kojto	113:f141b2784e32	1334	/** \ingroup CMSIS_Core_FunctionInterface
Kojto	113:f141b2784e32	1335	\defgroup CMSIS_Core_NVICFunctions NVIC Functions
Kojto	113:f141b2784e32	1336	\brief Functions that manage interrupts and exceptions via the NVIC.
Kojto	113:f141b2784e32	1337	@{
Kojto	113:f141b2784e32	1338	*/
Kojto	113:f141b2784e32	1339
Kojto	113:f141b2784e32	1340	/** \brief Set Priority Grouping
Kojto	113:f141b2784e32	1341
Kojto	113:f141b2784e32	1342	The function sets the priority grouping field using the required unlock sequence.
Kojto	113:f141b2784e32	1343	The parameter PriorityGroup is assigned to the field SCB->AIRCR [10:8] PRIGROUP field.
Kojto	113:f141b2784e32	1344	Only values from 0..7 are used.
Kojto	113:f141b2784e32	1345	In case of a conflict between priority grouping and available
Kojto	113:f141b2784e32	1346	priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.
Kojto	113:f141b2784e32	1347
Kojto	113:f141b2784e32	1348	\param [in] PriorityGroup Priority grouping field.
Kojto	113:f141b2784e32	1349	*/
Kojto	113:f141b2784e32	1350	__STATIC_INLINE void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)
Kojto	113:f141b2784e32	1351	{
Kojto	113:f141b2784e32	1352	uint32_t reg_value;
Kojto	113:f141b2784e32	1353	uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */
Kojto	113:f141b2784e32	1354
Kojto	113:f141b2784e32	1355	reg_value = SCB->AIRCR; /* read old register configuration */
Kojto	113:f141b2784e32	1356	reg_value &= ~((uint32_t)(SCB_AIRCR_VECTKEY_Msk \| SCB_AIRCR_PRIGROUP_Msk)); /* clear bits to change */
Kojto	113:f141b2784e32	1357	reg_value = (reg_value \|
Kojto	113:f141b2784e32	1358	((uint32_t)0x5FAUL << SCB_AIRCR_VECTKEY_Pos) \|
Kojto	113:f141b2784e32	1359	(PriorityGroupTmp << 8) ); /* Insert write key and priorty group */
Kojto	113:f141b2784e32	1360	SCB->AIRCR = reg_value;
Kojto	113:f141b2784e32	1361	}
Kojto	113:f141b2784e32	1362
Kojto	113:f141b2784e32	1363
Kojto	113:f141b2784e32	1364	/** \brief Get Priority Grouping
Kojto	113:f141b2784e32	1365
Kojto	113:f141b2784e32	1366	The function reads the priority grouping field from the NVIC Interrupt Controller.
Kojto	113:f141b2784e32	1367
Kojto	113:f141b2784e32	1368	\return Priority grouping field (SCB->AIRCR [10:8] PRIGROUP field).
Kojto	113:f141b2784e32	1369	*/
Kojto	113:f141b2784e32	1370	__STATIC_INLINE uint32_t NVIC_GetPriorityGrouping(void)
Kojto	113:f141b2784e32	1371	{
Kojto	113:f141b2784e32	1372	return ((uint32_t)((SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) >> SCB_AIRCR_PRIGROUP_Pos));
Kojto	113:f141b2784e32	1373	}
Kojto	113:f141b2784e32	1374
Kojto	113:f141b2784e32	1375
Kojto	113:f141b2784e32	1376	/** \brief Enable External Interrupt
Kojto	113:f141b2784e32	1377
Kojto	113:f141b2784e32	1378	The function enables a device-specific interrupt in the NVIC interrupt controller.
Kojto	113:f141b2784e32	1379
Kojto	113:f141b2784e32	1380	\param [in] IRQn External interrupt number. Value cannot be negative.
Kojto	113:f141b2784e32	1381	*/
Kojto	113:f141b2784e32	1382	__STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1383	{
Kojto	113:f141b2784e32	1384	NVIC->ISER[(((uint32_t)(int32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto	113:f141b2784e32	1385	}
Kojto	113:f141b2784e32	1386
Kojto	113:f141b2784e32	1387
Kojto	113:f141b2784e32	1388	/** \brief Disable External Interrupt
Kojto	113:f141b2784e32	1389
Kojto	113:f141b2784e32	1390	The function disables a device-specific interrupt in the NVIC interrupt controller.
Kojto	113:f141b2784e32	1391
Kojto	113:f141b2784e32	1392	\param [in] IRQn External interrupt number. Value cannot be negative.
Kojto	113:f141b2784e32	1393	*/
Kojto	113:f141b2784e32	1394	__STATIC_INLINE void NVIC_DisableIRQ(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1395	{
Kojto	113:f141b2784e32	1396	NVIC->ICER[(((uint32_t)(int32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto	113:f141b2784e32	1397	}
Kojto	113:f141b2784e32	1398
Kojto	113:f141b2784e32	1399
Kojto	113:f141b2784e32	1400	/** \brief Get Pending Interrupt
Kojto	113:f141b2784e32	1401
Kojto	113:f141b2784e32	1402	The function reads the pending register in the NVIC and returns the pending bit
Kojto	113:f141b2784e32	1403	for the specified interrupt.
Kojto	113:f141b2784e32	1404
Kojto	113:f141b2784e32	1405	\param [in] IRQn Interrupt number.
Kojto	113:f141b2784e32	1406
Kojto	113:f141b2784e32	1407	\return 0 Interrupt status is not pending.
Kojto	113:f141b2784e32	1408	\return 1 Interrupt status is pending.
Kojto	113:f141b2784e32	1409	*/
Kojto	113:f141b2784e32	1410	__STATIC_INLINE uint32_t NVIC_GetPendingIRQ(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1411	{
Kojto	113:f141b2784e32	1412	return((uint32_t)(((NVIC->ISPR[(((uint32_t)(int32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
Kojto	113:f141b2784e32	1413	}
Kojto	113:f141b2784e32	1414
Kojto	113:f141b2784e32	1415
Kojto	113:f141b2784e32	1416	/** \brief Set Pending Interrupt
Kojto	113:f141b2784e32	1417
Kojto	113:f141b2784e32	1418	The function sets the pending bit of an external interrupt.
Kojto	113:f141b2784e32	1419
Kojto	113:f141b2784e32	1420	\param [in] IRQn Interrupt number. Value cannot be negative.
Kojto	113:f141b2784e32	1421	*/
Kojto	113:f141b2784e32	1422	__STATIC_INLINE void NVIC_SetPendingIRQ(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1423	{
Kojto	113:f141b2784e32	1424	NVIC->ISPR[(((uint32_t)(int32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto	113:f141b2784e32	1425	}
Kojto	113:f141b2784e32	1426
Kojto	113:f141b2784e32	1427
Kojto	113:f141b2784e32	1428	/** \brief Clear Pending Interrupt
Kojto	113:f141b2784e32	1429
Kojto	113:f141b2784e32	1430	The function clears the pending bit of an external interrupt.
Kojto	113:f141b2784e32	1431
Kojto	113:f141b2784e32	1432	\param [in] IRQn External interrupt number. Value cannot be negative.
Kojto	113:f141b2784e32	1433	*/
Kojto	113:f141b2784e32	1434	__STATIC_INLINE void NVIC_ClearPendingIRQ(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1435	{
Kojto	113:f141b2784e32	1436	NVIC->ICPR[(((uint32_t)(int32_t)IRQn) >> 5UL)] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
Kojto	113:f141b2784e32	1437	}
Kojto	113:f141b2784e32	1438
Kojto	113:f141b2784e32	1439
Kojto	113:f141b2784e32	1440	/** \brief Get Active Interrupt
Kojto	113:f141b2784e32	1441
Kojto	113:f141b2784e32	1442	The function reads the active register in NVIC and returns the active bit.
Kojto	113:f141b2784e32	1443
Kojto	113:f141b2784e32	1444	\param [in] IRQn Interrupt number.
Kojto	113:f141b2784e32	1445
Kojto	113:f141b2784e32	1446	\return 0 Interrupt status is not active.
Kojto	113:f141b2784e32	1447	\return 1 Interrupt status is active.
Kojto	113:f141b2784e32	1448	*/
Kojto	113:f141b2784e32	1449	__STATIC_INLINE uint32_t NVIC_GetActive(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1450	{
Kojto	113:f141b2784e32	1451	return((uint32_t)(((NVIC->IABR[(((uint32_t)(int32_t)IRQn) >> 5UL)] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
Kojto	113:f141b2784e32	1452	}
Kojto	113:f141b2784e32	1453
Kojto	113:f141b2784e32	1454
Kojto	113:f141b2784e32	1455	/** \brief Set Interrupt Priority
Kojto	113:f141b2784e32	1456
Kojto	113:f141b2784e32	1457	The function sets the priority of an interrupt.
Kojto	113:f141b2784e32	1458
Kojto	113:f141b2784e32	1459	\note The priority cannot be set for every core interrupt.
Kojto	113:f141b2784e32	1460
Kojto	113:f141b2784e32	1461	\param [in] IRQn Interrupt number.
Kojto	113:f141b2784e32	1462	\param [in] priority Priority to set.
Kojto	113:f141b2784e32	1463	*/
Kojto	113:f141b2784e32	1464	__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
Kojto	113:f141b2784e32	1465	{
Kojto	113:f141b2784e32	1466	if((int32_t)IRQn < 0) {
Kojto	113:f141b2784e32	1467	SCB->SHP[(((uint32_t)(int32_t)IRQn) & 0xFUL)-4UL] = (uint8_t)((priority << (8 - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);
Kojto	113:f141b2784e32	1468	}
Kojto	113:f141b2784e32	1469	else {
Kojto	113:f141b2784e32	1470	NVIC->IP[((uint32_t)(int32_t)IRQn)] = (uint8_t)((priority << (8 - __NVIC_PRIO_BITS)) & (uint32_t)0xFFUL);
Kojto	113:f141b2784e32	1471	}
Kojto	113:f141b2784e32	1472	}
Kojto	113:f141b2784e32	1473
Kojto	113:f141b2784e32	1474
Kojto	113:f141b2784e32	1475	/** \brief Get Interrupt Priority
Kojto	113:f141b2784e32	1476
Kojto	113:f141b2784e32	1477	The function reads the priority of an interrupt. The interrupt
Kojto	113:f141b2784e32	1478	number can be positive to specify an external (device specific)
Kojto	113:f141b2784e32	1479	interrupt, or negative to specify an internal (core) interrupt.
Kojto	113:f141b2784e32	1480
Kojto	113:f141b2784e32	1481
Kojto	113:f141b2784e32	1482	\param [in] IRQn Interrupt number.
Kojto	113:f141b2784e32	1483	\return Interrupt Priority. Value is aligned automatically to the implemented
Kojto	113:f141b2784e32	1484	priority bits of the microcontroller.
Kojto	113:f141b2784e32	1485	*/
Kojto	113:f141b2784e32	1486	__STATIC_INLINE uint32_t NVIC_GetPriority(IRQn_Type IRQn)
Kojto	113:f141b2784e32	1487	{
Kojto	113:f141b2784e32	1488
Kojto	113:f141b2784e32	1489	if((int32_t)IRQn < 0) {
Kojto	113:f141b2784e32	1490	return(((uint32_t)SCB->SHP[(((uint32_t)(int32_t)IRQn) & 0xFUL)-4UL] >> (8 - __NVIC_PRIO_BITS)));
Kojto	113:f141b2784e32	1491	}
Kojto	113:f141b2784e32	1492	else {
Kojto	113:f141b2784e32	1493	return(((uint32_t)NVIC->IP[((uint32_t)(int32_t)IRQn)] >> (8 - __NVIC_PRIO_BITS)));
Kojto	113:f141b2784e32	1494	}
Kojto	113:f141b2784e32	1495	}
Kojto	113:f141b2784e32	1496
Kojto	113:f141b2784e32	1497
Kojto	113:f141b2784e32	1498	/** \brief Encode Priority
Kojto	113:f141b2784e32	1499
Kojto	113:f141b2784e32	1500	The function encodes the priority for an interrupt with the given priority group,
Kojto	113:f141b2784e32	1501	preemptive priority value, and subpriority value.
Kojto	113:f141b2784e32	1502	In case of a conflict between priority grouping and available
Kojto	113:f141b2784e32	1503	priority bits (__NVIC_PRIO_BITS), the smallest possible priority group is set.
Kojto	113:f141b2784e32	1504
Kojto	113:f141b2784e32	1505	\param [in] PriorityGroup Used priority group.
Kojto	113:f141b2784e32	1506	\param [in] PreemptPriority Preemptive priority value (starting from 0).
Kojto	113:f141b2784e32	1507	\param [in] SubPriority Subpriority value (starting from 0).
Kojto	113:f141b2784e32	1508	\return Encoded priority. Value can be used in the function \ref NVIC_SetPriority().
Kojto	113:f141b2784e32	1509	*/
Kojto	113:f141b2784e32	1510	__STATIC_INLINE uint32_t NVIC_EncodePriority (uint32_t PriorityGroup, uint32_t PreemptPriority, uint32_t SubPriority)
Kojto	113:f141b2784e32	1511	{
Kojto	113:f141b2784e32	1512	uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */
Kojto	113:f141b2784e32	1513	uint32_t PreemptPriorityBits;
Kojto	113:f141b2784e32	1514	uint32_t SubPriorityBits;
Kojto	113:f141b2784e32	1515
Kojto	113:f141b2784e32	1516	PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);
Kojto	113:f141b2784e32	1517	SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));
Kojto	113:f141b2784e32	1518
Kojto	113:f141b2784e32	1519	return (
Kojto	113:f141b2784e32	1520	((PreemptPriority & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL)) << SubPriorityBits) \|
Kojto	113:f141b2784e32	1521	((SubPriority & (uint32_t)((1UL << (SubPriorityBits )) - 1UL)))
Kojto	113:f141b2784e32	1522	);
Kojto	113:f141b2784e32	1523	}
Kojto	113:f141b2784e32	1524
Kojto	113:f141b2784e32	1525
Kojto	113:f141b2784e32	1526	/** \brief Decode Priority
Kojto	113:f141b2784e32	1527
Kojto	113:f141b2784e32	1528	The function decodes an interrupt priority value with a given priority group to
Kojto	113:f141b2784e32	1529	preemptive priority value and subpriority value.
Kojto	113:f141b2784e32	1530	In case of a conflict between priority grouping and available
Kojto	113:f141b2784e32	1531	priority bits (__NVIC_PRIO_BITS) the smallest possible priority group is set.
Kojto	113:f141b2784e32	1532
Kojto	113:f141b2784e32	1533	\param [in] Priority Priority value, which can be retrieved with the function \ref NVIC_GetPriority().
Kojto	113:f141b2784e32	1534	\param [in] PriorityGroup Used priority group.
Kojto	113:f141b2784e32	1535	\param [out] pPreemptPriority Preemptive priority value (starting from 0).
Kojto	113:f141b2784e32	1536	\param [out] pSubPriority Subpriority value (starting from 0).
Kojto	113:f141b2784e32	1537	*/
Kojto	113:f141b2784e32	1538	__STATIC_INLINE void NVIC_DecodePriority (uint32_t Priority, uint32_t PriorityGroup, uint32_t* pPreemptPriority, uint32_t* pSubPriority)
Kojto	113:f141b2784e32	1539	{
Kojto	113:f141b2784e32	1540	uint32_t PriorityGroupTmp = (PriorityGroup & (uint32_t)0x07UL); /* only values 0..7 are used */
Kojto	113:f141b2784e32	1541	uint32_t PreemptPriorityBits;
Kojto	113:f141b2784e32	1542	uint32_t SubPriorityBits;
Kojto	113:f141b2784e32	1543
Kojto	113:f141b2784e32	1544	PreemptPriorityBits = ((7UL - PriorityGroupTmp) > (uint32_t)(__NVIC_PRIO_BITS)) ? (uint32_t)(__NVIC_PRIO_BITS) : (uint32_t)(7UL - PriorityGroupTmp);
Kojto	113:f141b2784e32	1545	SubPriorityBits = ((PriorityGroupTmp + (uint32_t)(__NVIC_PRIO_BITS)) < (uint32_t)7UL) ? (uint32_t)0UL : (uint32_t)((PriorityGroupTmp - 7UL) + (uint32_t)(__NVIC_PRIO_BITS));
Kojto	113:f141b2784e32	1546
Kojto	113:f141b2784e32	1547	*pPreemptPriority = (Priority >> SubPriorityBits) & (uint32_t)((1UL << (PreemptPriorityBits)) - 1UL);
Kojto	113:f141b2784e32	1548	*pSubPriority = (Priority ) & (uint32_t)((1UL << (SubPriorityBits )) - 1UL);
Kojto	113:f141b2784e32	1549	}
Kojto	113:f141b2784e32	1550
Kojto	113:f141b2784e32	1551
Kojto	113:f141b2784e32	1552	/** \brief System Reset
Kojto	113:f141b2784e32	1553
Kojto	113:f141b2784e32	1554	The function initiates a system reset request to reset the MCU.
Kojto	113:f141b2784e32	1555	*/
Kojto	113:f141b2784e32	1556	__STATIC_INLINE void NVIC_SystemReset(void)
Kojto	113:f141b2784e32	1557	{
Kojto	113:f141b2784e32	1558	__DSB(); /* Ensure all outstanding memory accesses included
Kojto	113:f141b2784e32	1559	buffered write are completed before reset */
Kojto	113:f141b2784e32	1560	SCB->AIRCR = (uint32_t)((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) \|
Kojto	113:f141b2784e32	1561	(SCB->AIRCR & SCB_AIRCR_PRIGROUP_Msk) \|
Kojto	113:f141b2784e32	1562	SCB_AIRCR_SYSRESETREQ_Msk ); /* Keep priority group unchanged */
Kojto	113:f141b2784e32	1563	__DSB(); /* Ensure completion of memory access */
Kojto	113:f141b2784e32	1564	while(1) { __NOP(); } /* wait until reset */
Kojto	113:f141b2784e32	1565	}
Kojto	113:f141b2784e32	1566
Kojto	113:f141b2784e32	1567	/@} end of CMSIS_Core_NVICFunctions /
Kojto	113:f141b2784e32	1568
Kojto	113:f141b2784e32	1569
Kojto	113:f141b2784e32	1570
Kojto	113:f141b2784e32	1571	/* ################################## SysTick function ############################################ */
Kojto	113:f141b2784e32	1572	/** \ingroup CMSIS_Core_FunctionInterface
Kojto	113:f141b2784e32	1573	\defgroup CMSIS_Core_SysTickFunctions SysTick Functions
Kojto	113:f141b2784e32	1574	\brief Functions that configure the System.
Kojto	113:f141b2784e32	1575	@{
Kojto	113:f141b2784e32	1576	*/
Kojto	113:f141b2784e32	1577
Kojto	113:f141b2784e32	1578	#if (__Vendor_SysTickConfig == 0)
Kojto	113:f141b2784e32	1579
Kojto	113:f141b2784e32	1580	/** \brief System Tick Configuration
Kojto	113:f141b2784e32	1581
Kojto	113:f141b2784e32	1582	The function initializes the System Timer and its interrupt, and starts the System Tick Timer.
Kojto	113:f141b2784e32	1583	Counter is in free running mode to generate periodic interrupts.
Kojto	113:f141b2784e32	1584
Kojto	113:f141b2784e32	1585	\param [in] ticks Number of ticks between two interrupts.
Kojto	113:f141b2784e32	1586
Kojto	113:f141b2784e32	1587	\return 0 Function succeeded.
Kojto	113:f141b2784e32	1588	\return 1 Function failed.
Kojto	113:f141b2784e32	1589
Kojto	113:f141b2784e32	1590	\note When the variable <b>__Vendor_SysTickConfig</b> is set to 1, then the
Kojto	113:f141b2784e32	1591	function <b>SysTick_Config</b> is not included. In this case, the file <b><i>device</i>.h</b>
Kojto	113:f141b2784e32	1592	must contain a vendor-specific implementation of this function.
Kojto	113:f141b2784e32	1593
Kojto	113:f141b2784e32	1594	*/
Kojto	113:f141b2784e32	1595	__STATIC_INLINE uint32_t SysTick_Config(uint32_t ticks)
Kojto	113:f141b2784e32	1596	{
Kojto	113:f141b2784e32	1597	if ((ticks - 1UL) > SysTick_LOAD_RELOAD_Msk) { return (1UL); } /* Reload value impossible */
Kojto	113:f141b2784e32	1598
Kojto	113:f141b2784e32	1599	SysTick->LOAD = (uint32_t)(ticks - 1UL); /* set reload register */
Kojto	113:f141b2784e32	1600	NVIC_SetPriority (SysTick_IRQn, (1UL << __NVIC_PRIO_BITS) - 1UL); /* set Priority for Systick Interrupt */
Kojto	113:f141b2784e32	1601	SysTick->VAL = 0UL; /* Load the SysTick Counter Value */
Kojto	113:f141b2784e32	1602	SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk \|
Kojto	113:f141b2784e32	1603	SysTick_CTRL_TICKINT_Msk \|
Kojto	113:f141b2784e32	1604	SysTick_CTRL_ENABLE_Msk; /* Enable SysTick IRQ and SysTick Timer */
Kojto	113:f141b2784e32	1605	return (0UL); /* Function successful */
Kojto	113:f141b2784e32	1606	}
Kojto	113:f141b2784e32	1607
Kojto	113:f141b2784e32	1608	#endif
Kojto	113:f141b2784e32	1609
Kojto	113:f141b2784e32	1610	/@} end of CMSIS_Core_SysTickFunctions /
Kojto	113:f141b2784e32	1611
Kojto	113:f141b2784e32	1612
Kojto	113:f141b2784e32	1613
Kojto	113:f141b2784e32	1614	/* ##################################### Debug In/Output function ########################################### */
Kojto	113:f141b2784e32	1615	/** \ingroup CMSIS_Core_FunctionInterface
Kojto	113:f141b2784e32	1616	\defgroup CMSIS_core_DebugFunctions ITM Functions
Kojto	113:f141b2784e32	1617	\brief Functions that access the ITM debug interface.
Kojto	113:f141b2784e32	1618	@{
Kojto	113:f141b2784e32	1619	*/
Kojto	113:f141b2784e32	1620
Kojto	113:f141b2784e32	1621	extern volatile int32_t ITM_RxBuffer; /!< External variable to receive characters. /
Kojto	113:f141b2784e32	1622	#define ITM_RXBUFFER_EMPTY 0x5AA55AA5 /!< Value identifying \ref ITM_RxBuffer is ready for next character. /
Kojto	113:f141b2784e32	1623
Kojto	113:f141b2784e32	1624
Kojto	113:f141b2784e32	1625	/** \brief ITM Send Character
Kojto	113:f141b2784e32	1626
Kojto	113:f141b2784e32	1627	The function transmits a character via the ITM channel 0, and
Kojto	113:f141b2784e32	1628	\li Just returns when no debugger is connected that has booked the output.
Kojto	113:f141b2784e32	1629	\li Is blocking when a debugger is connected, but the previous character sent has not been transmitted.
Kojto	113:f141b2784e32	1630
Kojto	113:f141b2784e32	1631	\param [in] ch Character to transmit.
Kojto	113:f141b2784e32	1632
Kojto	113:f141b2784e32	1633	\returns Character to transmit.
Kojto	113:f141b2784e32	1634	*/
Kojto	113:f141b2784e32	1635	__STATIC_INLINE uint32_t ITM_SendChar (uint32_t ch)
Kojto	113:f141b2784e32	1636	{
Kojto	113:f141b2784e32	1637	if (((ITM->TCR & ITM_TCR_ITMENA_Msk) != 0UL) && /* ITM enabled */
Kojto	113:f141b2784e32	1638	((ITM->TER & 1UL ) != 0UL) ) /* ITM Port #0 enabled */
Kojto	113:f141b2784e32	1639	{
Kojto	113:f141b2784e32	1640	while (ITM->PORT[0].u32 == 0UL) { __NOP(); }
Kojto	113:f141b2784e32	1641	ITM->PORT[0].u8 = (uint8_t)ch;
Kojto	113:f141b2784e32	1642	}
Kojto	113:f141b2784e32	1643	return (ch);
Kojto	113:f141b2784e32	1644	}
Kojto	113:f141b2784e32	1645
Kojto	113:f141b2784e32	1646
Kojto	113:f141b2784e32	1647	/** \brief ITM Receive Character
Kojto	113:f141b2784e32	1648
Kojto	113:f141b2784e32	1649	The function inputs a character via the external variable \ref ITM_RxBuffer.
Kojto	113:f141b2784e32	1650
Kojto	113:f141b2784e32	1651	\return Received character.
Kojto	113:f141b2784e32	1652	\return -1 No character pending.
Kojto	113:f141b2784e32	1653	*/
Kojto	113:f141b2784e32	1654	__STATIC_INLINE int32_t ITM_ReceiveChar (void) {
Kojto	113:f141b2784e32	1655	int32_t ch = -1; /* no character available */
Kojto	113:f141b2784e32	1656
Kojto	113:f141b2784e32	1657	if (ITM_RxBuffer != ITM_RXBUFFER_EMPTY) {
Kojto	113:f141b2784e32	1658	ch = ITM_RxBuffer;
Kojto	113:f141b2784e32	1659	ITM_RxBuffer = ITM_RXBUFFER_EMPTY; /* ready for next character */
Kojto	113:f141b2784e32	1660	}
Kojto	113:f141b2784e32	1661
Kojto	113:f141b2784e32	1662	return (ch);
Kojto	113:f141b2784e32	1663	}
Kojto	113:f141b2784e32	1664
Kojto	113:f141b2784e32	1665
Kojto	113:f141b2784e32	1666	/** \brief ITM Check Character
Kojto	113:f141b2784e32	1667
Kojto	113:f141b2784e32	1668	The function checks whether a character is pending for reading in the variable \ref ITM_RxBuffer.
Kojto	113:f141b2784e32	1669
Kojto	113:f141b2784e32	1670	\return 0 No character available.
Kojto	113:f141b2784e32	1671	\return 1 Character available.
Kojto	113:f141b2784e32	1672	*/
Kojto	113:f141b2784e32	1673	__STATIC_INLINE int32_t ITM_CheckChar (void) {
Kojto	113:f141b2784e32	1674
Kojto	113:f141b2784e32	1675	if (ITM_RxBuffer == ITM_RXBUFFER_EMPTY) {
Kojto	113:f141b2784e32	1676	return (0); /* no character available */
Kojto	113:f141b2784e32	1677	} else {
Kojto	113:f141b2784e32	1678	return (1); /* character available */
Kojto	113:f141b2784e32	1679	}
Kojto	113:f141b2784e32	1680	}
Kojto	113:f141b2784e32	1681
Kojto	113:f141b2784e32	1682	/@} end of CMSIS_core_DebugFunctions /
Kojto	113:f141b2784e32	1683
Kojto	113:f141b2784e32	1684
Kojto	113:f141b2784e32	1685
Kojto	113:f141b2784e32	1686
Kojto	113:f141b2784e32	1687	#ifdef __cplusplus
Kojto	113:f141b2784e32	1688	}
Kojto	113:f141b2784e32	1689	#endif
Kojto	113:f141b2784e32	1690
Kojto	113:f141b2784e32	1691	#endif /* __CORE_CM3_H_DEPENDANT */
Kojto	113:f141b2784e32	1692
Kojto	113:f141b2784e32	1693	#endif /* __CMSIS_GENERIC */