mbed official / mbed-dev

mbed library sources. Supersedes mbed-src.

Dependents:   Nucleo_Hello_Encoder BLE_iBeaconScan AM1805_DEMO DISCO-F429ZI_ExportTemplate1 ... more

targets/TARGET_NXP/TARGET_LPC11XX_11CXX/gpio_irq_api.c@149:156823d33999, 2016-10-28 (annotated)

Committer:
<>
Date:
Fri Oct 28 11:17:30 2016 +0100
Revision:
149:156823d33999
Parent:
targets/hal/TARGET_NXP/TARGET_LPC11XX_11CXX/gpio_irq_api.c@144:ef7eb2e8f9f7 
This updates the lib to the mbed lib v128



NOTE: This release includes a restructuring of the file and directory locations and thus some

include paths in your code may need updating accordingly.

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /* mbed Microcontroller Library
<> 144:ef7eb2e8f9f7 2 * Copyright (c) 2006-2013 ARM Limited
<> 144:ef7eb2e8f9f7 3 *
<> 144:ef7eb2e8f9f7 4 * Licensed under the Apache License, Version 2.0 (the "License");
<> 144:ef7eb2e8f9f7 5 * you may not use this file except in compliance with the License.
<> 144:ef7eb2e8f9f7 6 * You may obtain a copy of the License at
<> 144:ef7eb2e8f9f7 7 *
<> 144:ef7eb2e8f9f7 8 * http://www.apache.org/licenses/LICENSE-2.0
<> 144:ef7eb2e8f9f7 9 *
<> 144:ef7eb2e8f9f7 10 * Unless required by applicable law or agreed to in writing, software
<> 144:ef7eb2e8f9f7 11 * distributed under the License is distributed on an "AS IS" BASIS,
<> 144:ef7eb2e8f9f7 12 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
<> 144:ef7eb2e8f9f7 13 * See the License for the specific language governing permissions and
<> 144:ef7eb2e8f9f7 14 * limitations under the License.
<> 144:ef7eb2e8f9f7 15 */
<> 144:ef7eb2e8f9f7 16 #include <stddef.h>
<> 144:ef7eb2e8f9f7 17 #include "cmsis.h"
<> 144:ef7eb2e8f9f7 18 #include "gpio_irq_api.h"
<> 144:ef7eb2e8f9f7 19 #include "mbed_error.h"
<> 144:ef7eb2e8f9f7 20 #include "gpio_api.h"
<> 144:ef7eb2e8f9f7 21
<> 144:ef7eb2e8f9f7 22 // The chip is capable of 42 GPIO interrupts.
<> 144:ef7eb2e8f9f7 23 // PIO0_0..PIO0_11, PIO1_0..PIO1_11, PIO2_0..PIO2_11, PIO3_0..PIO3_5
<> 144:ef7eb2e8f9f7 24 #define CHANNEL_NUM 42
<> 144:ef7eb2e8f9f7 25
<> 144:ef7eb2e8f9f7 26 static uint32_t channel_ids[CHANNEL_NUM] = {0};
<> 144:ef7eb2e8f9f7 27 static gpio_irq_handler irq_handler;
<> 144:ef7eb2e8f9f7 28
<> 144:ef7eb2e8f9f7 29 static inline int numofbits(uint32_t bits)
<> 144:ef7eb2e8f9f7 30 {
<> 144:ef7eb2e8f9f7 31 // Count number of bits
<> 144:ef7eb2e8f9f7 32 bits = (bits & 0x55555555) + (bits >> 1 & 0x55555555);
<> 144:ef7eb2e8f9f7 33 bits = (bits & 0x33333333) + (bits >> 2 & 0x33333333);
<> 144:ef7eb2e8f9f7 34 bits = (bits & 0x0f0f0f0f) + (bits >> 4 & 0x0f0f0f0f);
<> 144:ef7eb2e8f9f7 35 bits = (bits & 0x00ff00ff) + (bits >> 8 & 0x00ff00ff);
<> 144:ef7eb2e8f9f7 36 return (bits & 0x0000ffff) + (bits >>16 & 0x0000ffff);
<> 144:ef7eb2e8f9f7 37 }
<> 144:ef7eb2e8f9f7 38
<> 144:ef7eb2e8f9f7 39 static inline void handle_interrupt_in(uint32_t port) {
<> 144:ef7eb2e8f9f7 40 // Find out whether the interrupt has been triggered by a high or low value...
<> 144:ef7eb2e8f9f7 41 // As the LPC1114 doesn't have a specific register for this, we'll just have to read
<> 144:ef7eb2e8f9f7 42 // the level of the pin as if it were just a normal input...
<> 144:ef7eb2e8f9f7 43
<> 144:ef7eb2e8f9f7 44 uint32_t channel;
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46 // Get the number of the pin being used and the port typedef
<> 144:ef7eb2e8f9f7 47 LPC_GPIO_TypeDef *port_reg = ((LPC_GPIO_TypeDef *) (LPC_GPIO0_BASE + (port * 0x10000)));
<> 144:ef7eb2e8f9f7 48
<> 144:ef7eb2e8f9f7 49 // Get index of function table from Mask Interrupt Status register
<> 144:ef7eb2e8f9f7 50 channel = numofbits(port_reg->MIS - 1) + (port * 12);
<> 144:ef7eb2e8f9f7 51
<> 144:ef7eb2e8f9f7 52 if (port_reg->MIS & port_reg->IBE) {
<> 144:ef7eb2e8f9f7 53 // both edge, read the level of pin
<> 144:ef7eb2e8f9f7 54 if ((port_reg->DATA & port_reg->MIS) != 0)
<> 144:ef7eb2e8f9f7 55 irq_handler(channel_ids[channel], IRQ_RISE);
<> 144:ef7eb2e8f9f7 56 else
<> 144:ef7eb2e8f9f7 57 irq_handler(channel_ids[channel], IRQ_FALL);
<> 144:ef7eb2e8f9f7 58 }
<> 144:ef7eb2e8f9f7 59 else if (port_reg->MIS & port_reg->IEV) {
<> 144:ef7eb2e8f9f7 60 irq_handler(channel_ids[channel], IRQ_RISE);
<> 144:ef7eb2e8f9f7 61 }
<> 144:ef7eb2e8f9f7 62 else {
<> 144:ef7eb2e8f9f7 63 irq_handler(channel_ids[channel], IRQ_FALL);
<> 144:ef7eb2e8f9f7 64 }
<> 144:ef7eb2e8f9f7 65
<> 144:ef7eb2e8f9f7 66 // Clear the interrupt...
<> 144:ef7eb2e8f9f7 67 port_reg->IC = port_reg->MIS;
<> 144:ef7eb2e8f9f7 68 }
<> 144:ef7eb2e8f9f7 69
<> 144:ef7eb2e8f9f7 70 void gpio_irq0(void) {handle_interrupt_in(0);}
<> 144:ef7eb2e8f9f7 71 void gpio_irq1(void) {handle_interrupt_in(1);}
<> 144:ef7eb2e8f9f7 72 void gpio_irq2(void) {handle_interrupt_in(2);}
<> 144:ef7eb2e8f9f7 73 void gpio_irq3(void) {handle_interrupt_in(3);}
<> 144:ef7eb2e8f9f7 74
<> 144:ef7eb2e8f9f7 75 int gpio_irq_init(gpio_irq_t *obj, PinName pin, gpio_irq_handler handler, uint32_t id) {
<> 144:ef7eb2e8f9f7 76 int channel;
<> 144:ef7eb2e8f9f7 77 uint32_t port_num;
<> 144:ef7eb2e8f9f7 78
<> 144:ef7eb2e8f9f7 79 if (pin == NC) return -1;
<> 144:ef7eb2e8f9f7 80
<> 144:ef7eb2e8f9f7 81 // Firstly, we'll put some data in *obj so we can keep track of stuff.
<> 144:ef7eb2e8f9f7 82 obj->pin = pin;
<> 144:ef7eb2e8f9f7 83
<> 144:ef7eb2e8f9f7 84 // Set the handler to be the pointer at the top...
<> 144:ef7eb2e8f9f7 85 irq_handler = handler;
<> 144:ef7eb2e8f9f7 86
<> 144:ef7eb2e8f9f7 87 // Which port are we using?
<> 144:ef7eb2e8f9f7 88 port_num = ((pin & 0xF000) >> PORT_SHIFT);
<> 144:ef7eb2e8f9f7 89
<> 144:ef7eb2e8f9f7 90 switch (port_num) {
<> 144:ef7eb2e8f9f7 91 case 0:
<> 144:ef7eb2e8f9f7 92 NVIC_SetVector(EINT0_IRQn, (uint32_t)gpio_irq0);
<> 144:ef7eb2e8f9f7 93 NVIC_EnableIRQ(EINT0_IRQn);
<> 144:ef7eb2e8f9f7 94 break;
<> 144:ef7eb2e8f9f7 95 case 1:
<> 144:ef7eb2e8f9f7 96 NVIC_SetVector(EINT1_IRQn, (uint32_t)gpio_irq1);
<> 144:ef7eb2e8f9f7 97 NVIC_EnableIRQ(EINT1_IRQn);
<> 144:ef7eb2e8f9f7 98 break;
<> 144:ef7eb2e8f9f7 99 case 2:
<> 144:ef7eb2e8f9f7 100 NVIC_SetVector(EINT2_IRQn, (uint32_t)gpio_irq2);
<> 144:ef7eb2e8f9f7 101 NVIC_EnableIRQ(EINT2_IRQn);
<> 144:ef7eb2e8f9f7 102 break;
<> 144:ef7eb2e8f9f7 103 case 3:
<> 144:ef7eb2e8f9f7 104 NVIC_SetVector(EINT3_IRQn, (uint32_t)gpio_irq3);
<> 144:ef7eb2e8f9f7 105 NVIC_EnableIRQ(EINT3_IRQn);
<> 144:ef7eb2e8f9f7 106 break;
<> 144:ef7eb2e8f9f7 107 default:
<> 144:ef7eb2e8f9f7 108 return -1;
<> 144:ef7eb2e8f9f7 109 }
<> 144:ef7eb2e8f9f7 110
<> 144:ef7eb2e8f9f7 111 // Generate index of function pointer table
<> 144:ef7eb2e8f9f7 112 // PIO0_0 - PIO0_11 : 0..11
<> 144:ef7eb2e8f9f7 113 // PIO1_0 - PIO1_11 : 12..23
<> 144:ef7eb2e8f9f7 114 // PIO2_0 - PIO2_11 : 24..35
<> 144:ef7eb2e8f9f7 115 // PIO3_0 - PIO3_5 : 36..41
<> 144:ef7eb2e8f9f7 116 channel = (port_num * 12) + ((pin & 0x0F00) >> PIN_SHIFT);
<> 144:ef7eb2e8f9f7 117
<> 144:ef7eb2e8f9f7 118 channel_ids[channel] = id;
<> 144:ef7eb2e8f9f7 119 obj->ch = channel;
<> 144:ef7eb2e8f9f7 120
<> 144:ef7eb2e8f9f7 121 return 0;
<> 144:ef7eb2e8f9f7 122 }
<> 144:ef7eb2e8f9f7 123
<> 144:ef7eb2e8f9f7 124 void gpio_irq_free(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 125 channel_ids[obj->ch] = 0;
<> 144:ef7eb2e8f9f7 126 }
<> 144:ef7eb2e8f9f7 127
<> 144:ef7eb2e8f9f7 128 void gpio_irq_set(gpio_irq_t *obj, gpio_irq_event event, uint32_t enable) {
<> 144:ef7eb2e8f9f7 129 // Firstly, check if there is an existing event stored...
<> 144:ef7eb2e8f9f7 130
<> 144:ef7eb2e8f9f7 131 LPC_GPIO_TypeDef *port_reg = ((LPC_GPIO_TypeDef *) (LPC_GPIO0_BASE + (((obj->pin & 0xF000) >> PORT_SHIFT) * 0x10000)));
<> 144:ef7eb2e8f9f7 132
<> 144:ef7eb2e8f9f7 133 // Need to get the pin number of the pin, not the value of the enum
<> 144:ef7eb2e8f9f7 134 uint32_t pin_num = (1 << ((obj->pin & 0x0f00) >> PIN_SHIFT));
<> 144:ef7eb2e8f9f7 135
<> 144:ef7eb2e8f9f7 136 // Clear
<> 144:ef7eb2e8f9f7 137 port_reg->IC |= pin_num;
<> 144:ef7eb2e8f9f7 138
<> 144:ef7eb2e8f9f7 139 // Make it edge sensitive.
<> 144:ef7eb2e8f9f7 140 port_reg->IS &= ~pin_num;
<> 144:ef7eb2e8f9f7 141
<> 144:ef7eb2e8f9f7 142 if ( (port_reg->IE & pin_num) != 0) {
<> 144:ef7eb2e8f9f7 143 // We have an event.
<> 144:ef7eb2e8f9f7 144 // Enable both edge interrupts.
<> 144:ef7eb2e8f9f7 145
<> 144:ef7eb2e8f9f7 146 if (enable) {
<> 144:ef7eb2e8f9f7 147 port_reg->IBE |= pin_num;
<> 144:ef7eb2e8f9f7 148 port_reg->IE |= pin_num;
<> 144:ef7eb2e8f9f7 149 }
<> 144:ef7eb2e8f9f7 150 else {
<> 144:ef7eb2e8f9f7 151 // These all need to be opposite, to reenable the other one.
<> 144:ef7eb2e8f9f7 152 port_reg->IBE &= ~pin_num;
<> 144:ef7eb2e8f9f7 153
<> 144:ef7eb2e8f9f7 154 if (event == IRQ_RISE)
<> 144:ef7eb2e8f9f7 155 port_reg->IEV &= ~pin_num;
<> 144:ef7eb2e8f9f7 156 else
<> 144:ef7eb2e8f9f7 157 port_reg->IEV |= pin_num;
<> 144:ef7eb2e8f9f7 158
<> 144:ef7eb2e8f9f7 159 port_reg->IE |= pin_num;
<> 144:ef7eb2e8f9f7 160 }
<> 144:ef7eb2e8f9f7 161 }
<> 144:ef7eb2e8f9f7 162 else {
<> 144:ef7eb2e8f9f7 163 // One edge
<> 144:ef7eb2e8f9f7 164 port_reg->IBE &= ~pin_num;
<> 144:ef7eb2e8f9f7 165 // Rising/falling?
<> 144:ef7eb2e8f9f7 166 if (event == IRQ_RISE)
<> 144:ef7eb2e8f9f7 167 port_reg->IEV |= pin_num;
<> 144:ef7eb2e8f9f7 168 else
<> 144:ef7eb2e8f9f7 169 port_reg->IEV &= ~pin_num;
<> 144:ef7eb2e8f9f7 170
<> 144:ef7eb2e8f9f7 171 if (enable) {
<> 144:ef7eb2e8f9f7 172 port_reg->IE |= pin_num;
<> 144:ef7eb2e8f9f7 173 }
<> 144:ef7eb2e8f9f7 174 }
<> 144:ef7eb2e8f9f7 175
<> 144:ef7eb2e8f9f7 176 }
<> 144:ef7eb2e8f9f7 177
<> 144:ef7eb2e8f9f7 178 void gpio_irq_enable(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 179 uint32_t port_num = ((obj->pin & 0xF000) >> PORT_SHIFT);
<> 144:ef7eb2e8f9f7 180 switch (port_num) {
<> 144:ef7eb2e8f9f7 181 case 0:
<> 144:ef7eb2e8f9f7 182 NVIC_EnableIRQ(EINT0_IRQn);
<> 144:ef7eb2e8f9f7 183 break;
<> 144:ef7eb2e8f9f7 184 case 1:
<> 144:ef7eb2e8f9f7 185 NVIC_EnableIRQ(EINT1_IRQn);
<> 144:ef7eb2e8f9f7 186 break;
<> 144:ef7eb2e8f9f7 187 case 2:
<> 144:ef7eb2e8f9f7 188 NVIC_EnableIRQ(EINT2_IRQn);
<> 144:ef7eb2e8f9f7 189 break;
<> 144:ef7eb2e8f9f7 190 case 3:
<> 144:ef7eb2e8f9f7 191 NVIC_EnableIRQ(EINT3_IRQn);
<> 144:ef7eb2e8f9f7 192 break;
<> 144:ef7eb2e8f9f7 193 default:
<> 144:ef7eb2e8f9f7 194 break;
<> 144:ef7eb2e8f9f7 195 }
<> 144:ef7eb2e8f9f7 196 }
<> 144:ef7eb2e8f9f7 197
<> 144:ef7eb2e8f9f7 198 void gpio_irq_disable(gpio_irq_t *obj) {
<> 144:ef7eb2e8f9f7 199 uint32_t port_num = ((obj->pin & 0xF000) >> PORT_SHIFT);
<> 144:ef7eb2e8f9f7 200 switch (port_num) {
<> 144:ef7eb2e8f9f7 201 case 0:
<> 144:ef7eb2e8f9f7 202 NVIC_DisableIRQ(EINT0_IRQn);
<> 144:ef7eb2e8f9f7 203 break;
<> 144:ef7eb2e8f9f7 204 case 1:
<> 144:ef7eb2e8f9f7 205 NVIC_DisableIRQ(EINT1_IRQn);
<> 144:ef7eb2e8f9f7 206 break;
<> 144:ef7eb2e8f9f7 207 case 2:
<> 144:ef7eb2e8f9f7 208 NVIC_DisableIRQ(EINT2_IRQn);
<> 144:ef7eb2e8f9f7 209 break;
<> 144:ef7eb2e8f9f7 210 case 3:
<> 144:ef7eb2e8f9f7 211 NVIC_DisableIRQ(EINT3_IRQn);
<> 144:ef7eb2e8f9f7 212 break;
<> 144:ef7eb2e8f9f7 213 default:
<> 144:ef7eb2e8f9f7 214 break;
<> 144:ef7eb2e8f9f7 215 }
<> 144:ef7eb2e8f9f7 216 }