Kevin Kadooka / mbed-dev

Important changes to repositories hosted on mbed.com

Mbed hosted mercurial repositories are deprecated and are due to be permanently deleted in July 2026.

To keep a copy of this software download the repository Zip archive or clone locally using Mercurial.

It is also possible to export all your personal repositories from the account settings page.

Fork of mbed-dev by mbed official

targets/cmsis/TARGET_STM/TARGET_STM32L4/stm32l4xx_ll_usb.c@144:ef7eb2e8f9f7, 2016-09-02 (annotated)

Committer:
<>
Date:
Fri Sep 02 15:07:44 2016 +0100
Revision:
144:ef7eb2e8f9f7
Parent:
0:9b334a45a8ff 
This updates the lib to the mbed lib v125

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /**
<> 144:ef7eb2e8f9f7 2 ******************************************************************************
<> 144:ef7eb2e8f9f7 3 * @file stm32l4xx_ll_usb.c
<> 144:ef7eb2e8f9f7 4 * @author MCD Application Team
<> 144:ef7eb2e8f9f7 5 * @version V1.5.1
<> 144:ef7eb2e8f9f7 6 * @date 31-May-2016
<> 144:ef7eb2e8f9f7 7 * @brief USB Low Layer HAL module driver.
<> 144:ef7eb2e8f9f7 8 *
<> 144:ef7eb2e8f9f7 9 * This file provides firmware functions to manage the following
<> 144:ef7eb2e8f9f7 10 * functionalities of the USB Peripheral Controller:
<> 144:ef7eb2e8f9f7 11 * + Initialization/de-initialization functions
<> 144:ef7eb2e8f9f7 12 * + I/O operation functions
<> 144:ef7eb2e8f9f7 13 * + Peripheral Control functions
<> 144:ef7eb2e8f9f7 14 * + Peripheral State functions
<> 144:ef7eb2e8f9f7 15 *
<> 144:ef7eb2e8f9f7 16 @verbatim
<> 144:ef7eb2e8f9f7 17 ==============================================================================
<> 144:ef7eb2e8f9f7 18 ##### How to use this driver #####
<> 144:ef7eb2e8f9f7 19 ==============================================================================
<> 144:ef7eb2e8f9f7 20 [..]
<> 144:ef7eb2e8f9f7 21 (#) Fill parameters of Init structure in USB_OTG_CfgTypeDef structure.
<> 144:ef7eb2e8f9f7 22
<> 144:ef7eb2e8f9f7 23 (#) Call USB_CoreInit() API to initialize the USB Core peripheral.
<> 144:ef7eb2e8f9f7 24
<> 144:ef7eb2e8f9f7 25 (#) The upper HAL HCD/PCD driver will call the right routines for its internal processes.
<> 144:ef7eb2e8f9f7 26
<> 144:ef7eb2e8f9f7 27 @endverbatim
<> 144:ef7eb2e8f9f7 28 ******************************************************************************
<> 144:ef7eb2e8f9f7 29 * @attention
<> 144:ef7eb2e8f9f7 30 *
<> 144:ef7eb2e8f9f7 31 * <h2><center>&copy; COPYRIGHT(c) 2016 STMicroelectronics</center></h2>
<> 144:ef7eb2e8f9f7 32 *
<> 144:ef7eb2e8f9f7 33 * Redistribution and use in source and binary forms, with or without modification,
<> 144:ef7eb2e8f9f7 34 * are permitted provided that the following conditions are met:
<> 144:ef7eb2e8f9f7 35 * 1. Redistributions of source code must retain the above copyright notice,
<> 144:ef7eb2e8f9f7 36 * this list of conditions and the following disclaimer.
<> 144:ef7eb2e8f9f7 37 * 2. Redistributions in binary form must reproduce the above copyright notice,
<> 144:ef7eb2e8f9f7 38 * this list of conditions and the following disclaimer in the documentation
<> 144:ef7eb2e8f9f7 39 * and/or other materials provided with the distribution.
<> 144:ef7eb2e8f9f7 40 * 3. Neither the name of STMicroelectronics nor the names of its contributors
<> 144:ef7eb2e8f9f7 41 * may be used to endorse or promote products derived from this software
<> 144:ef7eb2e8f9f7 42 * without specific prior written permission.
<> 144:ef7eb2e8f9f7 43 *
<> 144:ef7eb2e8f9f7 44 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
<> 144:ef7eb2e8f9f7 45 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
<> 144:ef7eb2e8f9f7 46 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
<> 144:ef7eb2e8f9f7 47 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
<> 144:ef7eb2e8f9f7 48 * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
<> 144:ef7eb2e8f9f7 49 * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
<> 144:ef7eb2e8f9f7 50 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
<> 144:ef7eb2e8f9f7 51 * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
<> 144:ef7eb2e8f9f7 52 * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
<> 144:ef7eb2e8f9f7 53 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
<> 144:ef7eb2e8f9f7 54 *
<> 144:ef7eb2e8f9f7 55 ******************************************************************************
<> 144:ef7eb2e8f9f7 56 */
<> 144:ef7eb2e8f9f7 57
<> 144:ef7eb2e8f9f7 58 /* Includes ------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 59 #include "stm32l4xx_hal.h"
<> 144:ef7eb2e8f9f7 60
<> 144:ef7eb2e8f9f7 61 /** @defgroup USB_LL USB Low Layer
<> 144:ef7eb2e8f9f7 62 * @brief Low layer module for USB_FS and USB_OTG_FS drivers
<> 144:ef7eb2e8f9f7 63 * @{
<> 144:ef7eb2e8f9f7 64 */
<> 144:ef7eb2e8f9f7 65 #if defined (HAL_PCD_MODULE_ENABLED) || defined (HAL_HCD_MODULE_ENABLED)
<> 144:ef7eb2e8f9f7 66
<> 144:ef7eb2e8f9f7 67 #if defined(STM32L475xx) || defined(STM32L476xx) || \
<> 144:ef7eb2e8f9f7 68 defined(STM32L485xx) || defined(STM32L486xx) || \
<> 144:ef7eb2e8f9f7 69 defined(STM32L432xx) || defined(STM32L433xx) || \
<> 144:ef7eb2e8f9f7 70 defined(STM32L442xx) || defined(STM32L443xx)
<> 144:ef7eb2e8f9f7 71
<> 144:ef7eb2e8f9f7 72 /** @addtogroup STM32L4xx_LL_USB_DRIVER
<> 144:ef7eb2e8f9f7 73 * @{
<> 144:ef7eb2e8f9f7 74 */
<> 144:ef7eb2e8f9f7 75
<> 144:ef7eb2e8f9f7 76
<> 144:ef7eb2e8f9f7 77
<> 144:ef7eb2e8f9f7 78 /* Private typedef -----------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 79 /* Private define ------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 80 /* Private macro -------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 81 /* Private variables ---------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 82 /* Private function prototypes -----------------------------------------------*/
<> 144:ef7eb2e8f9f7 83 /* Private functions ---------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 84 #if defined (USB_OTG_FS)
<> 144:ef7eb2e8f9f7 85 /** @defgroup USB_LL_Private_Functions USB Low Layer Private Functions
<> 144:ef7eb2e8f9f7 86 * @{
<> 144:ef7eb2e8f9f7 87 */
<> 144:ef7eb2e8f9f7 88 static HAL_StatusTypeDef USB_CoreReset(USB_OTG_GlobalTypeDef *USBx);
<> 144:ef7eb2e8f9f7 89 /**
<> 144:ef7eb2e8f9f7 90 * @}
<> 144:ef7eb2e8f9f7 91 */
<> 144:ef7eb2e8f9f7 92 #endif /* USB_OTG_FS */
<> 144:ef7eb2e8f9f7 93 /* Exported functions --------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 94
<> 144:ef7eb2e8f9f7 95 /** @defgroup LL_USB_Exported_Functions USB Low Layer Exported Functions
<> 144:ef7eb2e8f9f7 96 * @{
<> 144:ef7eb2e8f9f7 97 */
<> 144:ef7eb2e8f9f7 98
<> 144:ef7eb2e8f9f7 99 /** @defgroup LL_USB_Group1 Initialization/de-initialization functions
<> 144:ef7eb2e8f9f7 100 * @brief Initialization and Configuration functions
<> 144:ef7eb2e8f9f7 101 *
<> 144:ef7eb2e8f9f7 102 @verbatim
<> 144:ef7eb2e8f9f7 103 ===============================================================================
<> 144:ef7eb2e8f9f7 104 ##### Initialization/de-initialization functions #####
<> 144:ef7eb2e8f9f7 105 ===============================================================================
<> 144:ef7eb2e8f9f7 106 [..] This section provides functions allowing to:
<> 144:ef7eb2e8f9f7 107
<> 144:ef7eb2e8f9f7 108 @endverbatim
<> 144:ef7eb2e8f9f7 109 * @{
<> 144:ef7eb2e8f9f7 110 */
<> 144:ef7eb2e8f9f7 111 /*==============================================================================
<> 144:ef7eb2e8f9f7 112 USB OTG FS peripheral available on STM32L475xx, STM32L476xx, STM32L485xx and
<> 144:ef7eb2e8f9f7 113 STM32L486xx devices
<> 144:ef7eb2e8f9f7 114 ==============================================================================*/
<> 144:ef7eb2e8f9f7 115 #if defined (USB_OTG_FS)
<> 144:ef7eb2e8f9f7 116 /**
<> 144:ef7eb2e8f9f7 117 * @brief Initializes the USB Core
<> 144:ef7eb2e8f9f7 118 * @param USBx: USB Instance
<> 144:ef7eb2e8f9f7 119 * @param cfg: pointer to a USB_OTG_CfgTypeDef structure that contains
<> 144:ef7eb2e8f9f7 120 * the configuration information for the specified USBx peripheral.
<> 144:ef7eb2e8f9f7 121 * @retval HAL status
<> 144:ef7eb2e8f9f7 122 */
<> 144:ef7eb2e8f9f7 123 HAL_StatusTypeDef USB_CoreInit(USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<> 144:ef7eb2e8f9f7 124 {
<> 144:ef7eb2e8f9f7 125 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 126 UNUSED(cfg);
<> 144:ef7eb2e8f9f7 127
<> 144:ef7eb2e8f9f7 128 /* Select FS Embedded PHY */
<> 144:ef7eb2e8f9f7 129 USBx->GUSBCFG |= USB_OTG_GUSBCFG_PHYSEL;
<> 144:ef7eb2e8f9f7 130
<> 144:ef7eb2e8f9f7 131 /* Reset after a PHY select and set Host mode */
<> 144:ef7eb2e8f9f7 132 USB_CoreReset(USBx);
<> 144:ef7eb2e8f9f7 133
<> 144:ef7eb2e8f9f7 134 /* Deactivate the power down*/
<> 144:ef7eb2e8f9f7 135 USBx->GCCFG = USB_OTG_GCCFG_PWRDWN;
<> 144:ef7eb2e8f9f7 136
<> 144:ef7eb2e8f9f7 137 return HAL_OK;
<> 144:ef7eb2e8f9f7 138 }
<> 144:ef7eb2e8f9f7 139
<> 144:ef7eb2e8f9f7 140 /**
<> 144:ef7eb2e8f9f7 141 * @brief USB_EnableGlobalInt
<> 144:ef7eb2e8f9f7 142 * Enables the controller's Global Int in the AHB Config reg
<> 144:ef7eb2e8f9f7 143 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 144 * @retval HAL status
<> 144:ef7eb2e8f9f7 145 */
<> 144:ef7eb2e8f9f7 146 HAL_StatusTypeDef USB_EnableGlobalInt(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 147 {
<> 144:ef7eb2e8f9f7 148 USBx->GAHBCFG |= USB_OTG_GAHBCFG_GINT;
<> 144:ef7eb2e8f9f7 149 return HAL_OK;
<> 144:ef7eb2e8f9f7 150 }
<> 144:ef7eb2e8f9f7 151
<> 144:ef7eb2e8f9f7 152
<> 144:ef7eb2e8f9f7 153 /**
<> 144:ef7eb2e8f9f7 154 * @brief USB_DisableGlobalInt
<> 144:ef7eb2e8f9f7 155 * Disable the controller's Global Int in the AHB Config reg
<> 144:ef7eb2e8f9f7 156 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 157 * @retval HAL status
<> 144:ef7eb2e8f9f7 158 */
<> 144:ef7eb2e8f9f7 159 HAL_StatusTypeDef USB_DisableGlobalInt(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 160 {
<> 144:ef7eb2e8f9f7 161 USBx->GAHBCFG &= ~USB_OTG_GAHBCFG_GINT;
<> 144:ef7eb2e8f9f7 162 return HAL_OK;
<> 144:ef7eb2e8f9f7 163 }
<> 144:ef7eb2e8f9f7 164
<> 144:ef7eb2e8f9f7 165 /**
<> 144:ef7eb2e8f9f7 166 * @brief USB_SetCurrentMode : Set functional mode
<> 144:ef7eb2e8f9f7 167 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 168 * @param mode: current core mode
<> 144:ef7eb2e8f9f7 169 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 170 * @arg USB_OTG_DEVICE_MODE: Peripheral mode
<> 144:ef7eb2e8f9f7 171 * @arg USB_OTG_HOST_MODE: Host mode
<> 144:ef7eb2e8f9f7 172 * @arg USB_OTG_DRD_MODE: Dual Role Device mode
<> 144:ef7eb2e8f9f7 173 * @retval HAL status
<> 144:ef7eb2e8f9f7 174 */
<> 144:ef7eb2e8f9f7 175 HAL_StatusTypeDef USB_SetCurrentMode(USB_OTG_GlobalTypeDef *USBx , USB_ModeTypeDef mode)
<> 144:ef7eb2e8f9f7 176 {
<> 144:ef7eb2e8f9f7 177 USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_FHMOD | USB_OTG_GUSBCFG_FDMOD);
<> 144:ef7eb2e8f9f7 178
<> 144:ef7eb2e8f9f7 179 if ( mode == USB_HOST_MODE)
<> 144:ef7eb2e8f9f7 180 {
<> 144:ef7eb2e8f9f7 181 USBx->GUSBCFG |= USB_OTG_GUSBCFG_FHMOD;
<> 144:ef7eb2e8f9f7 182 }
<> 144:ef7eb2e8f9f7 183 else if ( mode == USB_DEVICE_MODE)
<> 144:ef7eb2e8f9f7 184 {
<> 144:ef7eb2e8f9f7 185 USBx->GUSBCFG |= USB_OTG_GUSBCFG_FDMOD;
<> 144:ef7eb2e8f9f7 186 }
<> 144:ef7eb2e8f9f7 187 HAL_Delay(50);
<> 144:ef7eb2e8f9f7 188
<> 144:ef7eb2e8f9f7 189 return HAL_OK;
<> 144:ef7eb2e8f9f7 190 }
<> 144:ef7eb2e8f9f7 191
<> 144:ef7eb2e8f9f7 192 /**
<> 144:ef7eb2e8f9f7 193 * @brief USB_DevInit : Initializes the USB_OTG controller registers
<> 144:ef7eb2e8f9f7 194 * for device mode
<> 144:ef7eb2e8f9f7 195 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 196 * @param cfg: pointer to a USB_OTG_CfgTypeDef structure that contains
<> 144:ef7eb2e8f9f7 197 * the configuration information for the specified USBx peripheral.
<> 144:ef7eb2e8f9f7 198 * @retval HAL status
<> 144:ef7eb2e8f9f7 199 */
<> 144:ef7eb2e8f9f7 200 HAL_StatusTypeDef USB_DevInit (USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<> 144:ef7eb2e8f9f7 201 {
<> 144:ef7eb2e8f9f7 202 uint32_t index = 0;
<> 144:ef7eb2e8f9f7 203
<> 144:ef7eb2e8f9f7 204 /*Activate VBUS Sensing B */
<> 144:ef7eb2e8f9f7 205 USBx->GCCFG |= USB_OTG_GCCFG_VBDEN;
<> 144:ef7eb2e8f9f7 206
<> 144:ef7eb2e8f9f7 207 if (cfg.vbus_sensing_enable == 0)
<> 144:ef7eb2e8f9f7 208 {
<> 144:ef7eb2e8f9f7 209 /* Deactivate VBUS Sensing B */
<> 144:ef7eb2e8f9f7 210 USBx->GCCFG &= ~ USB_OTG_GCCFG_VBDEN;
<> 144:ef7eb2e8f9f7 211
<> 144:ef7eb2e8f9f7 212 /* B-peripheral session valid override enable*/
<> 144:ef7eb2e8f9f7 213 USBx->GOTGCTL |= USB_OTG_GOTGCTL_BVALOEN;
<> 144:ef7eb2e8f9f7 214 USBx->GOTGCTL |= USB_OTG_GOTGCTL_BVALOVAL;
<> 144:ef7eb2e8f9f7 215 }
<> 144:ef7eb2e8f9f7 216
<> 144:ef7eb2e8f9f7 217 /* Restart the Phy Clock */
<> 144:ef7eb2e8f9f7 218 USBx_PCGCCTL = 0;
<> 144:ef7eb2e8f9f7 219
<> 144:ef7eb2e8f9f7 220 /* Device mode configuration */
<> 144:ef7eb2e8f9f7 221 USBx_DEVICE->DCFG |= DCFG_FRAME_INTERVAL_80;
<> 144:ef7eb2e8f9f7 222
<> 144:ef7eb2e8f9f7 223 /* Set Full speed phy */
<> 144:ef7eb2e8f9f7 224 USB_SetDevSpeed (USBx , USB_OTG_SPEED_FULL);
<> 144:ef7eb2e8f9f7 225
<> 144:ef7eb2e8f9f7 226 /* Flush the FIFOs */
<> 144:ef7eb2e8f9f7 227 USB_FlushTxFifo(USBx , 0x10); /* all Tx FIFOs */
<> 144:ef7eb2e8f9f7 228 USB_FlushRxFifo(USBx);
<> 144:ef7eb2e8f9f7 229
<> 144:ef7eb2e8f9f7 230 /* Clear all pending Device Interrupts */
<> 144:ef7eb2e8f9f7 231 USBx_DEVICE->DIEPMSK = 0;
<> 144:ef7eb2e8f9f7 232 USBx_DEVICE->DOEPMSK = 0;
<> 144:ef7eb2e8f9f7 233 USBx_DEVICE->DAINT = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 234 USBx_DEVICE->DAINTMSK = 0;
<> 144:ef7eb2e8f9f7 235
<> 144:ef7eb2e8f9f7 236 for (index = 0; index < cfg.dev_endpoints; index++)
<> 144:ef7eb2e8f9f7 237 {
<> 144:ef7eb2e8f9f7 238 if ((USBx_INEP(index)->DIEPCTL & USB_OTG_DIEPCTL_EPENA) == USB_OTG_DIEPCTL_EPENA)
<> 144:ef7eb2e8f9f7 239 {
<> 144:ef7eb2e8f9f7 240 USBx_INEP(index)->DIEPCTL = (USB_OTG_DIEPCTL_EPDIS | USB_OTG_DIEPCTL_SNAK);
<> 144:ef7eb2e8f9f7 241 }
<> 144:ef7eb2e8f9f7 242 else
<> 144:ef7eb2e8f9f7 243 {
<> 144:ef7eb2e8f9f7 244 USBx_INEP(index)->DIEPCTL = 0;
<> 144:ef7eb2e8f9f7 245 }
<> 144:ef7eb2e8f9f7 246
<> 144:ef7eb2e8f9f7 247 USBx_INEP(index)->DIEPTSIZ = 0;
<> 144:ef7eb2e8f9f7 248 USBx_INEP(index)->DIEPINT = 0xFF;
<> 144:ef7eb2e8f9f7 249 }
<> 144:ef7eb2e8f9f7 250
<> 144:ef7eb2e8f9f7 251 for (index = 0; index < cfg.dev_endpoints; index++)
<> 144:ef7eb2e8f9f7 252 {
<> 144:ef7eb2e8f9f7 253 if ((USBx_OUTEP(index)->DOEPCTL & USB_OTG_DOEPCTL_EPENA) == USB_OTG_DOEPCTL_EPENA)
<> 144:ef7eb2e8f9f7 254 {
<> 144:ef7eb2e8f9f7 255 USBx_OUTEP(index)->DOEPCTL = (USB_OTG_DOEPCTL_EPDIS | USB_OTG_DOEPCTL_SNAK);
<> 144:ef7eb2e8f9f7 256 }
<> 144:ef7eb2e8f9f7 257 else
<> 144:ef7eb2e8f9f7 258 {
<> 144:ef7eb2e8f9f7 259 USBx_OUTEP(index)->DOEPCTL = 0;
<> 144:ef7eb2e8f9f7 260 }
<> 144:ef7eb2e8f9f7 261
<> 144:ef7eb2e8f9f7 262 USBx_OUTEP(index)->DOEPTSIZ = 0;
<> 144:ef7eb2e8f9f7 263 USBx_OUTEP(index)->DOEPINT = 0xFF;
<> 144:ef7eb2e8f9f7 264 }
<> 144:ef7eb2e8f9f7 265
<> 144:ef7eb2e8f9f7 266 USBx_DEVICE->DIEPMSK &= ~(USB_OTG_DIEPMSK_TXFURM);
<> 144:ef7eb2e8f9f7 267
<> 144:ef7eb2e8f9f7 268 if (cfg.dma_enable == 1)
<> 144:ef7eb2e8f9f7 269 {
<> 144:ef7eb2e8f9f7 270 /*Set threshold parameters */
<> 144:ef7eb2e8f9f7 271 USBx_DEVICE->DTHRCTL = (USB_OTG_DTHRCTL_TXTHRLEN_6 | USB_OTG_DTHRCTL_RXTHRLEN_6);
<> 144:ef7eb2e8f9f7 272 USBx_DEVICE->DTHRCTL |= (USB_OTG_DTHRCTL_RXTHREN | USB_OTG_DTHRCTL_ISOTHREN | USB_OTG_DTHRCTL_NONISOTHREN);
<> 144:ef7eb2e8f9f7 273
<> 144:ef7eb2e8f9f7 274 index= USBx_DEVICE->DTHRCTL;
<> 144:ef7eb2e8f9f7 275 }
<> 144:ef7eb2e8f9f7 276
<> 144:ef7eb2e8f9f7 277 /* Disable all interrupts. */
<> 144:ef7eb2e8f9f7 278 USBx->GINTMSK = 0;
<> 144:ef7eb2e8f9f7 279
<> 144:ef7eb2e8f9f7 280 /* Clear any pending interrupts */
<> 144:ef7eb2e8f9f7 281 USBx->GINTSTS = 0xBFFFFFFF;
<> 144:ef7eb2e8f9f7 282
<> 144:ef7eb2e8f9f7 283 /* Enable the common interrupts */
<> 144:ef7eb2e8f9f7 284 if (cfg.dma_enable == DISABLE)
<> 144:ef7eb2e8f9f7 285 {
<> 144:ef7eb2e8f9f7 286 USBx->GINTMSK |= USB_OTG_GINTMSK_RXFLVLM;
<> 144:ef7eb2e8f9f7 287 }
<> 144:ef7eb2e8f9f7 288
<> 144:ef7eb2e8f9f7 289 /* Enable interrupts matching to the Device mode ONLY */
<> 144:ef7eb2e8f9f7 290 USBx->GINTMSK |= (USB_OTG_GINTMSK_USBSUSPM | USB_OTG_GINTMSK_USBRST |\
<> 144:ef7eb2e8f9f7 291 USB_OTG_GINTMSK_ENUMDNEM | USB_OTG_GINTMSK_IEPINT |\
<> 144:ef7eb2e8f9f7 292 USB_OTG_GINTMSK_OEPINT | USB_OTG_GINTMSK_IISOIXFRM|\
<> 144:ef7eb2e8f9f7 293 USB_OTG_GINTMSK_PXFRM_IISOOXFRM | USB_OTG_GINTMSK_WUIM);
<> 144:ef7eb2e8f9f7 294
<> 144:ef7eb2e8f9f7 295 if(cfg.Sof_enable)
<> 144:ef7eb2e8f9f7 296 {
<> 144:ef7eb2e8f9f7 297 USBx->GINTMSK |= USB_OTG_GINTMSK_SOFM;
<> 144:ef7eb2e8f9f7 298 }
<> 144:ef7eb2e8f9f7 299
<> 144:ef7eb2e8f9f7 300 if (cfg.vbus_sensing_enable == ENABLE)
<> 144:ef7eb2e8f9f7 301 {
<> 144:ef7eb2e8f9f7 302 USBx->GINTMSK |= (USB_OTG_GINTMSK_SRQIM | USB_OTG_GINTMSK_OTGINT);
<> 144:ef7eb2e8f9f7 303 }
<> 144:ef7eb2e8f9f7 304
<> 144:ef7eb2e8f9f7 305 return HAL_OK;
<> 144:ef7eb2e8f9f7 306 }
<> 144:ef7eb2e8f9f7 307
<> 144:ef7eb2e8f9f7 308
<> 144:ef7eb2e8f9f7 309 /**
<> 144:ef7eb2e8f9f7 310 * @brief USB_OTG_FlushTxFifo : Flush a Tx FIFO
<> 144:ef7eb2e8f9f7 311 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 312 * @param num: FIFO number
<> 144:ef7eb2e8f9f7 313 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 314 15 means Flush all Tx FIFOs
<> 144:ef7eb2e8f9f7 315 * @retval HAL status
<> 144:ef7eb2e8f9f7 316 */
<> 144:ef7eb2e8f9f7 317 HAL_StatusTypeDef USB_FlushTxFifo (USB_OTG_GlobalTypeDef *USBx, uint32_t num)
<> 144:ef7eb2e8f9f7 318 {
<> 144:ef7eb2e8f9f7 319 uint32_t count = 0;
<> 144:ef7eb2e8f9f7 320
<> 144:ef7eb2e8f9f7 321 USBx->GRSTCTL = ( USB_OTG_GRSTCTL_TXFFLSH |(uint32_t)( num << 6));
<> 144:ef7eb2e8f9f7 322
<> 144:ef7eb2e8f9f7 323 do
<> 144:ef7eb2e8f9f7 324 {
<> 144:ef7eb2e8f9f7 325 if (++count > 200000)
<> 144:ef7eb2e8f9f7 326 {
<> 144:ef7eb2e8f9f7 327 return HAL_TIMEOUT;
<> 144:ef7eb2e8f9f7 328 }
<> 144:ef7eb2e8f9f7 329 }
<> 144:ef7eb2e8f9f7 330 while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_TXFFLSH) == USB_OTG_GRSTCTL_TXFFLSH);
<> 144:ef7eb2e8f9f7 331
<> 144:ef7eb2e8f9f7 332 return HAL_OK;
<> 144:ef7eb2e8f9f7 333 }
<> 144:ef7eb2e8f9f7 334
<> 144:ef7eb2e8f9f7 335
<> 144:ef7eb2e8f9f7 336 /**
<> 144:ef7eb2e8f9f7 337 * @brief USB_FlushRxFifo : Flush Rx FIFO
<> 144:ef7eb2e8f9f7 338 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 339 * @retval HAL status
<> 144:ef7eb2e8f9f7 340 */
<> 144:ef7eb2e8f9f7 341 HAL_StatusTypeDef USB_FlushRxFifo(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 342 {
<> 144:ef7eb2e8f9f7 343 uint32_t count = 0;
<> 144:ef7eb2e8f9f7 344
<> 144:ef7eb2e8f9f7 345 USBx->GRSTCTL = USB_OTG_GRSTCTL_RXFFLSH;
<> 144:ef7eb2e8f9f7 346
<> 144:ef7eb2e8f9f7 347 do
<> 144:ef7eb2e8f9f7 348 {
<> 144:ef7eb2e8f9f7 349 if (++count > 200000)
<> 144:ef7eb2e8f9f7 350 {
<> 144:ef7eb2e8f9f7 351 return HAL_TIMEOUT;
<> 144:ef7eb2e8f9f7 352 }
<> 144:ef7eb2e8f9f7 353 }
<> 144:ef7eb2e8f9f7 354 while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_RXFFLSH) == USB_OTG_GRSTCTL_RXFFLSH);
<> 144:ef7eb2e8f9f7 355
<> 144:ef7eb2e8f9f7 356 return HAL_OK;
<> 144:ef7eb2e8f9f7 357 }
<> 144:ef7eb2e8f9f7 358
<> 144:ef7eb2e8f9f7 359 /**
<> 144:ef7eb2e8f9f7 360 * @brief USB_SetDevSpeed :Initializes the DevSpd field of DCFG register
<> 144:ef7eb2e8f9f7 361 * depending the PHY type and the enumeration speed of the device.
<> 144:ef7eb2e8f9f7 362 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 363 * @param speed: device speed
<> 144:ef7eb2e8f9f7 364 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 365 * @arg USB_OTG_SPEED_HIGH: High speed mode
<> 144:ef7eb2e8f9f7 366 * @arg USB_OTG_SPEED_HIGH_IN_FULL: High speed core in Full Speed mode
<> 144:ef7eb2e8f9f7 367 * @arg USB_OTG_SPEED_FULL: Full speed mode
<> 144:ef7eb2e8f9f7 368 * @arg USB_OTG_SPEED_LOW: Low speed mode
<> 144:ef7eb2e8f9f7 369 * @retval Hal status
<> 144:ef7eb2e8f9f7 370 */
<> 144:ef7eb2e8f9f7 371 HAL_StatusTypeDef USB_SetDevSpeed(USB_OTG_GlobalTypeDef *USBx , uint8_t speed)
<> 144:ef7eb2e8f9f7 372 {
<> 144:ef7eb2e8f9f7 373 USBx_DEVICE->DCFG |= speed;
<> 144:ef7eb2e8f9f7 374 return HAL_OK;
<> 144:ef7eb2e8f9f7 375 }
<> 144:ef7eb2e8f9f7 376
<> 144:ef7eb2e8f9f7 377 /**
<> 144:ef7eb2e8f9f7 378 * @brief USB_GetDevSpeed :Return the Dev Speed
<> 144:ef7eb2e8f9f7 379 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 380 * @retval speed : device speed
<> 144:ef7eb2e8f9f7 381 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 382 * @arg USB_OTG_SPEED_HIGH: High speed mode
<> 144:ef7eb2e8f9f7 383 * @arg USB_OTG_SPEED_FULL: Full speed mode
<> 144:ef7eb2e8f9f7 384 * @arg USB_OTG_SPEED_LOW: Low speed mode
<> 144:ef7eb2e8f9f7 385 */
<> 144:ef7eb2e8f9f7 386 uint8_t USB_GetDevSpeed(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 387 {
<> 144:ef7eb2e8f9f7 388 uint8_t speed = 0;
<> 144:ef7eb2e8f9f7 389
<> 144:ef7eb2e8f9f7 390 if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_HS_PHY_30MHZ_OR_60MHZ)
<> 144:ef7eb2e8f9f7 391 {
<> 144:ef7eb2e8f9f7 392 speed = USB_OTG_SPEED_HIGH;
<> 144:ef7eb2e8f9f7 393 }
<> 144:ef7eb2e8f9f7 394 else if (((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_FS_PHY_30MHZ_OR_60MHZ)||
<> 144:ef7eb2e8f9f7 395 ((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_FS_PHY_48MHZ))
<> 144:ef7eb2e8f9f7 396 {
<> 144:ef7eb2e8f9f7 397 speed = USB_OTG_SPEED_FULL;
<> 144:ef7eb2e8f9f7 398 }
<> 144:ef7eb2e8f9f7 399 else if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_LS_PHY_6MHZ)
<> 144:ef7eb2e8f9f7 400 {
<> 144:ef7eb2e8f9f7 401 speed = USB_OTG_SPEED_LOW;
<> 144:ef7eb2e8f9f7 402 }
<> 144:ef7eb2e8f9f7 403
<> 144:ef7eb2e8f9f7 404 return speed;
<> 144:ef7eb2e8f9f7 405 }
<> 144:ef7eb2e8f9f7 406
<> 144:ef7eb2e8f9f7 407 /**
<> 144:ef7eb2e8f9f7 408 * @brief Activate and configure an endpoint
<> 144:ef7eb2e8f9f7 409 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 410 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 411 * @retval HAL status
<> 144:ef7eb2e8f9f7 412 */
<> 144:ef7eb2e8f9f7 413 HAL_StatusTypeDef USB_ActivateEndpoint(USB_OTG_GlobalTypeDef *USBx, USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 414 {
<> 144:ef7eb2e8f9f7 415 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 416 {
<> 144:ef7eb2e8f9f7 417 USBx_DEVICE->DAINTMSK |= USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num)));
<> 144:ef7eb2e8f9f7 418
<> 144:ef7eb2e8f9f7 419 if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_USBAEP) == 0)
<> 144:ef7eb2e8f9f7 420 {
<> 144:ef7eb2e8f9f7 421 USBx_INEP(ep->num)->DIEPCTL |= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 422 ((ep->num) << 22 ) | (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) | (USB_OTG_DIEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 423 }
<> 144:ef7eb2e8f9f7 424
<> 144:ef7eb2e8f9f7 425 }
<> 144:ef7eb2e8f9f7 426 else
<> 144:ef7eb2e8f9f7 427 {
<> 144:ef7eb2e8f9f7 428 USBx_DEVICE->DAINTMSK |= USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16);
<> 144:ef7eb2e8f9f7 429
<> 144:ef7eb2e8f9f7 430 if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_USBAEP) == 0)
<> 144:ef7eb2e8f9f7 431 {
<> 144:ef7eb2e8f9f7 432 USBx_OUTEP(ep->num)->DOEPCTL |= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 433 (USB_OTG_DIEPCTL_SD0PID_SEVNFRM)| (USB_OTG_DOEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 434 }
<> 144:ef7eb2e8f9f7 435 }
<> 144:ef7eb2e8f9f7 436 return HAL_OK;
<> 144:ef7eb2e8f9f7 437 }
<> 144:ef7eb2e8f9f7 438 /**
<> 144:ef7eb2e8f9f7 439 * @brief Activate and configure a dedicated endpoint
<> 144:ef7eb2e8f9f7 440 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 441 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 442 * @retval HAL status
<> 144:ef7eb2e8f9f7 443 */
<> 144:ef7eb2e8f9f7 444 HAL_StatusTypeDef USB_ActivateDedicatedEndpoint(USB_OTG_GlobalTypeDef *USBx, USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 445 {
<> 144:ef7eb2e8f9f7 446 static __IO uint32_t debug = 0;
<> 144:ef7eb2e8f9f7 447
<> 144:ef7eb2e8f9f7 448 /* Read DEPCTLn register */
<> 144:ef7eb2e8f9f7 449 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 450 {
<> 144:ef7eb2e8f9f7 451 if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_USBAEP) == 0)
<> 144:ef7eb2e8f9f7 452 {
<> 144:ef7eb2e8f9f7 453 USBx_INEP(ep->num)->DIEPCTL |= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 454 ((ep->num) << 22 ) | (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) | (USB_OTG_DIEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 455 }
<> 144:ef7eb2e8f9f7 456
<> 144:ef7eb2e8f9f7 457
<> 144:ef7eb2e8f9f7 458 debug |= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 459 ((ep->num) << 22 ) | (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) | (USB_OTG_DIEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 460
<> 144:ef7eb2e8f9f7 461 USBx_DEVICE->DEACHMSK |= USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num)));
<> 144:ef7eb2e8f9f7 462 }
<> 144:ef7eb2e8f9f7 463 else
<> 144:ef7eb2e8f9f7 464 {
<> 144:ef7eb2e8f9f7 465 if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_USBAEP) == 0)
<> 144:ef7eb2e8f9f7 466 {
<> 144:ef7eb2e8f9f7 467 USBx_OUTEP(ep->num)->DOEPCTL |= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 468 ((ep->num) << 22 ) | (USB_OTG_DOEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 469
<> 144:ef7eb2e8f9f7 470 debug = (uint32_t)(((uint32_t )USBx) + USB_OTG_OUT_ENDPOINT_BASE + (0)*USB_OTG_EP_REG_SIZE);
<> 144:ef7eb2e8f9f7 471 debug = (uint32_t )&USBx_OUTEP(ep->num)->DOEPCTL;
<> 144:ef7eb2e8f9f7 472 debug |= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) | (ep->type << 18 ) |\
<> 144:ef7eb2e8f9f7 473 ((ep->num) << 22 ) | (USB_OTG_DOEPCTL_USBAEP));
<> 144:ef7eb2e8f9f7 474 }
<> 144:ef7eb2e8f9f7 475
<> 144:ef7eb2e8f9f7 476 USBx_DEVICE->DEACHMSK |= USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16);
<> 144:ef7eb2e8f9f7 477 }
<> 144:ef7eb2e8f9f7 478
<> 144:ef7eb2e8f9f7 479 return HAL_OK;
<> 144:ef7eb2e8f9f7 480 }
<> 144:ef7eb2e8f9f7 481 /**
<> 144:ef7eb2e8f9f7 482 * @brief De-activate and de-initialize an endpoint
<> 144:ef7eb2e8f9f7 483 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 484 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 485 * @retval HAL status
<> 144:ef7eb2e8f9f7 486 */
<> 144:ef7eb2e8f9f7 487 HAL_StatusTypeDef USB_DeactivateEndpoint(USB_OTG_GlobalTypeDef *USBx, USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 488 {
<> 144:ef7eb2e8f9f7 489 /* Read DEPCTLn register */
<> 144:ef7eb2e8f9f7 490 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 491 {
<> 144:ef7eb2e8f9f7 492 USBx_DEVICE->DEACHMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<> 144:ef7eb2e8f9f7 493 USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<> 144:ef7eb2e8f9f7 494 USBx_INEP(ep->num)->DIEPCTL &= ~ USB_OTG_DIEPCTL_USBAEP;
<> 144:ef7eb2e8f9f7 495 }
<> 144:ef7eb2e8f9f7 496 else
<> 144:ef7eb2e8f9f7 497 {
<> 144:ef7eb2e8f9f7 498 USBx_DEVICE->DEACHMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<> 144:ef7eb2e8f9f7 499 USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<> 144:ef7eb2e8f9f7 500 USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_USBAEP;
<> 144:ef7eb2e8f9f7 501 }
<> 144:ef7eb2e8f9f7 502 return HAL_OK;
<> 144:ef7eb2e8f9f7 503 }
<> 144:ef7eb2e8f9f7 504
<> 144:ef7eb2e8f9f7 505 /**
<> 144:ef7eb2e8f9f7 506 * @brief De-activate and de-initialize a dedicated endpoint
<> 144:ef7eb2e8f9f7 507 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 508 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 509 * @retval HAL status
<> 144:ef7eb2e8f9f7 510 */
<> 144:ef7eb2e8f9f7 511 HAL_StatusTypeDef USB_DeactivateDedicatedEndpoint(USB_OTG_GlobalTypeDef *USBx, USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 512 {
<> 144:ef7eb2e8f9f7 513 /* Read DEPCTLn register */
<> 144:ef7eb2e8f9f7 514 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 515 {
<> 144:ef7eb2e8f9f7 516 USBx_INEP(ep->num)->DIEPCTL &= ~ USB_OTG_DIEPCTL_USBAEP;
<> 144:ef7eb2e8f9f7 517 USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<> 144:ef7eb2e8f9f7 518 }
<> 144:ef7eb2e8f9f7 519 else
<> 144:ef7eb2e8f9f7 520 {
<> 144:ef7eb2e8f9f7 521 USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_USBAEP;
<> 144:ef7eb2e8f9f7 522 USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<> 144:ef7eb2e8f9f7 523 }
<> 144:ef7eb2e8f9f7 524 return HAL_OK;
<> 144:ef7eb2e8f9f7 525 }
<> 144:ef7eb2e8f9f7 526
<> 144:ef7eb2e8f9f7 527 /**
<> 144:ef7eb2e8f9f7 528 * @brief USB_EPStartXfer : setup and starts a transfer over an EP
<> 144:ef7eb2e8f9f7 529 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 530 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 531 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 532 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 533 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 534 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 535 * @retval HAL status
<> 144:ef7eb2e8f9f7 536 */
<> 144:ef7eb2e8f9f7 537 HAL_StatusTypeDef USB_EPStartXfer(USB_OTG_GlobalTypeDef *USBx , USB_OTG_EPTypeDef *ep, uint8_t dma)
<> 144:ef7eb2e8f9f7 538 {
<> 144:ef7eb2e8f9f7 539 uint16_t pktcnt = 0;
<> 144:ef7eb2e8f9f7 540
<> 144:ef7eb2e8f9f7 541 /* IN endpoint */
<> 144:ef7eb2e8f9f7 542 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 543 {
<> 144:ef7eb2e8f9f7 544 /* Zero Length Packet? */
<> 144:ef7eb2e8f9f7 545 if (ep->xfer_len == 0)
<> 144:ef7eb2e8f9f7 546 {
<> 144:ef7eb2e8f9f7 547 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 548 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<> 144:ef7eb2e8f9f7 549 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 550 }
<> 144:ef7eb2e8f9f7 551 else
<> 144:ef7eb2e8f9f7 552 {
<> 144:ef7eb2e8f9f7 553 /* Program the transfer size and packet count
<> 144:ef7eb2e8f9f7 554 * as follows: xfersize = N * maxpacket +
<> 144:ef7eb2e8f9f7 555 * short_packet pktcnt = N + (short_packet
<> 144:ef7eb2e8f9f7 556 * exist ? 1 : 0)
<> 144:ef7eb2e8f9f7 557 */
<> 144:ef7eb2e8f9f7 558 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 559 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 560 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_PKTCNT & (((ep->xfer_len + ep->maxpacket -1)/ ep->maxpacket) << 19)) ;
<> 144:ef7eb2e8f9f7 561 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_XFRSIZ & ep->xfer_len);
<> 144:ef7eb2e8f9f7 562
<> 144:ef7eb2e8f9f7 563 if (ep->type == EP_TYPE_ISOC)
<> 144:ef7eb2e8f9f7 564 {
<> 144:ef7eb2e8f9f7 565 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_MULCNT);
<> 144:ef7eb2e8f9f7 566 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_MULCNT & (1 << 29));
<> 144:ef7eb2e8f9f7 567 }
<> 144:ef7eb2e8f9f7 568 }
<> 144:ef7eb2e8f9f7 569 if (ep->type != EP_TYPE_ISOC)
<> 144:ef7eb2e8f9f7 570 {
<> 144:ef7eb2e8f9f7 571 /* Enable the Tx FIFO Empty Interrupt for this EP */
<> 144:ef7eb2e8f9f7 572 if (ep->xfer_len > 0)
<> 144:ef7eb2e8f9f7 573 {
<> 144:ef7eb2e8f9f7 574 USBx_DEVICE->DIEPEMPMSK |= 1 << ep->num;
<> 144:ef7eb2e8f9f7 575 }
<> 144:ef7eb2e8f9f7 576 }
<> 144:ef7eb2e8f9f7 577
<> 144:ef7eb2e8f9f7 578 if (ep->type == EP_TYPE_ISOC)
<> 144:ef7eb2e8f9f7 579 {
<> 144:ef7eb2e8f9f7 580 if ((USBx_DEVICE->DSTS & ( 1 << 8 )) == 0)
<> 144:ef7eb2e8f9f7 581 {
<> 144:ef7eb2e8f9f7 582 USBx_INEP(ep->num)->DIEPCTL |= USB_OTG_DIEPCTL_SODDFRM;
<> 144:ef7eb2e8f9f7 583 }
<> 144:ef7eb2e8f9f7 584 else
<> 144:ef7eb2e8f9f7 585 {
<> 144:ef7eb2e8f9f7 586 USBx_INEP(ep->num)->DIEPCTL |= USB_OTG_DIEPCTL_SD0PID_SEVNFRM;
<> 144:ef7eb2e8f9f7 587 }
<> 144:ef7eb2e8f9f7 588 }
<> 144:ef7eb2e8f9f7 589
<> 144:ef7eb2e8f9f7 590 /* EP enable, IN data in FIFO */
<> 144:ef7eb2e8f9f7 591 USBx_INEP(ep->num)->DIEPCTL |= (USB_OTG_DIEPCTL_CNAK | USB_OTG_DIEPCTL_EPENA);
<> 144:ef7eb2e8f9f7 592
<> 144:ef7eb2e8f9f7 593 if (ep->type == EP_TYPE_ISOC)
<> 144:ef7eb2e8f9f7 594 {
<> 144:ef7eb2e8f9f7 595 USB_WritePacket(USBx, ep->xfer_buff, ep->num, ep->xfer_len, dma);
<> 144:ef7eb2e8f9f7 596 }
<> 144:ef7eb2e8f9f7 597 }
<> 144:ef7eb2e8f9f7 598 else /* OUT endpoint */
<> 144:ef7eb2e8f9f7 599 {
<> 144:ef7eb2e8f9f7 600 /* Program the transfer size and packet count as follows:
<> 144:ef7eb2e8f9f7 601 * pktcnt = N
<> 144:ef7eb2e8f9f7 602 * xfersize = N * maxpacket
<> 144:ef7eb2e8f9f7 603 */
<> 144:ef7eb2e8f9f7 604 USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 605 USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 606
<> 144:ef7eb2e8f9f7 607 if (ep->xfer_len == 0)
<> 144:ef7eb2e8f9f7 608 {
<> 144:ef7eb2e8f9f7 609 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_XFRSIZ & ep->maxpacket);
<> 144:ef7eb2e8f9f7 610 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19)) ;
<> 144:ef7eb2e8f9f7 611 }
<> 144:ef7eb2e8f9f7 612 else
<> 144:ef7eb2e8f9f7 613 {
<> 144:ef7eb2e8f9f7 614 pktcnt = (ep->xfer_len + ep->maxpacket -1)/ ep->maxpacket;
<> 144:ef7eb2e8f9f7 615 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_PKTCNT & (pktcnt << 19)); ;
<> 144:ef7eb2e8f9f7 616 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_XFRSIZ & (ep->maxpacket * pktcnt));
<> 144:ef7eb2e8f9f7 617 }
<> 144:ef7eb2e8f9f7 618
<> 144:ef7eb2e8f9f7 619 if (ep->type == EP_TYPE_ISOC)
<> 144:ef7eb2e8f9f7 620 {
<> 144:ef7eb2e8f9f7 621 if ((USBx_DEVICE->DSTS & ( 1 << 8 )) == 0)
<> 144:ef7eb2e8f9f7 622 {
<> 144:ef7eb2e8f9f7 623 USBx_OUTEP(ep->num)->DOEPCTL |= USB_OTG_DOEPCTL_SODDFRM;
<> 144:ef7eb2e8f9f7 624 }
<> 144:ef7eb2e8f9f7 625 else
<> 144:ef7eb2e8f9f7 626 {
<> 144:ef7eb2e8f9f7 627 USBx_OUTEP(ep->num)->DOEPCTL |= USB_OTG_DOEPCTL_SD0PID_SEVNFRM;
<> 144:ef7eb2e8f9f7 628 }
<> 144:ef7eb2e8f9f7 629 }
<> 144:ef7eb2e8f9f7 630 /* EP enable */
<> 144:ef7eb2e8f9f7 631 USBx_OUTEP(ep->num)->DOEPCTL |= (USB_OTG_DOEPCTL_CNAK | USB_OTG_DOEPCTL_EPENA);
<> 144:ef7eb2e8f9f7 632 }
<> 144:ef7eb2e8f9f7 633 return HAL_OK;
<> 144:ef7eb2e8f9f7 634 }
<> 144:ef7eb2e8f9f7 635
<> 144:ef7eb2e8f9f7 636 /**
<> 144:ef7eb2e8f9f7 637 * @brief USB_EP0StartXfer : setup and starts a transfer over the EP 0
<> 144:ef7eb2e8f9f7 638 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 639 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 640 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 641 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 642 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 643 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 644 * @retval HAL status
<> 144:ef7eb2e8f9f7 645 */
<> 144:ef7eb2e8f9f7 646 HAL_StatusTypeDef USB_EP0StartXfer(USB_OTG_GlobalTypeDef *USBx , USB_OTG_EPTypeDef *ep, uint8_t dma)
<> 144:ef7eb2e8f9f7 647 {
<> 144:ef7eb2e8f9f7 648 /* IN endpoint */
<> 144:ef7eb2e8f9f7 649 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 650 {
<> 144:ef7eb2e8f9f7 651 /* Zero Length Packet? */
<> 144:ef7eb2e8f9f7 652 if (ep->xfer_len == 0)
<> 144:ef7eb2e8f9f7 653 {
<> 144:ef7eb2e8f9f7 654 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 655 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<> 144:ef7eb2e8f9f7 656 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 657 }
<> 144:ef7eb2e8f9f7 658 else
<> 144:ef7eb2e8f9f7 659 {
<> 144:ef7eb2e8f9f7 660 /* Program the transfer size and packet count
<> 144:ef7eb2e8f9f7 661 * as follows: xfersize = N * maxpacket +
<> 144:ef7eb2e8f9f7 662 * short_packet pktcnt = N + (short_packet
<> 144:ef7eb2e8f9f7 663 * exist ? 1 : 0)
<> 144:ef7eb2e8f9f7 664 */
<> 144:ef7eb2e8f9f7 665 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 666 USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 667
<> 144:ef7eb2e8f9f7 668 if(ep->xfer_len > ep->maxpacket)
<> 144:ef7eb2e8f9f7 669 {
<> 144:ef7eb2e8f9f7 670 ep->xfer_len = ep->maxpacket;
<> 144:ef7eb2e8f9f7 671 }
<> 144:ef7eb2e8f9f7 672 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<> 144:ef7eb2e8f9f7 673 USBx_INEP(ep->num)->DIEPTSIZ |= (USB_OTG_DIEPTSIZ_XFRSIZ & ep->xfer_len);
<> 144:ef7eb2e8f9f7 674
<> 144:ef7eb2e8f9f7 675 }
<> 144:ef7eb2e8f9f7 676
<> 144:ef7eb2e8f9f7 677 /* Enable the Tx FIFO Empty Interrupt for this EP */
<> 144:ef7eb2e8f9f7 678 if (ep->xfer_len > 0)
<> 144:ef7eb2e8f9f7 679 {
<> 144:ef7eb2e8f9f7 680 USBx_DEVICE->DIEPEMPMSK |= 1 << (ep->num);
<> 144:ef7eb2e8f9f7 681 }
<> 144:ef7eb2e8f9f7 682
<> 144:ef7eb2e8f9f7 683 /* EP enable, IN data in FIFO */
<> 144:ef7eb2e8f9f7 684 USBx_INEP(ep->num)->DIEPCTL |= (USB_OTG_DIEPCTL_CNAK | USB_OTG_DIEPCTL_EPENA);
<> 144:ef7eb2e8f9f7 685 }
<> 144:ef7eb2e8f9f7 686 else /* OUT endpoint */
<> 144:ef7eb2e8f9f7 687 {
<> 144:ef7eb2e8f9f7 688 /* Program the transfer size and packet count as follows:
<> 144:ef7eb2e8f9f7 689 * pktcnt = N
<> 144:ef7eb2e8f9f7 690 * xfersize = N * maxpacket
<> 144:ef7eb2e8f9f7 691 */
<> 144:ef7eb2e8f9f7 692 USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_XFRSIZ);
<> 144:ef7eb2e8f9f7 693 USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_PKTCNT);
<> 144:ef7eb2e8f9f7 694
<> 144:ef7eb2e8f9f7 695 if (ep->xfer_len > 0)
<> 144:ef7eb2e8f9f7 696 {
<> 144:ef7eb2e8f9f7 697 ep->xfer_len = ep->maxpacket;
<> 144:ef7eb2e8f9f7 698 }
<> 144:ef7eb2e8f9f7 699
<> 144:ef7eb2e8f9f7 700 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19));
<> 144:ef7eb2e8f9f7 701 USBx_OUTEP(ep->num)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_XFRSIZ & (ep->maxpacket));
<> 144:ef7eb2e8f9f7 702
<> 144:ef7eb2e8f9f7 703 /* EP enable */
<> 144:ef7eb2e8f9f7 704 USBx_OUTEP(ep->num)->DOEPCTL |= (USB_OTG_DOEPCTL_CNAK | USB_OTG_DOEPCTL_EPENA);
<> 144:ef7eb2e8f9f7 705 }
<> 144:ef7eb2e8f9f7 706 return HAL_OK;
<> 144:ef7eb2e8f9f7 707 }
<> 144:ef7eb2e8f9f7 708
<> 144:ef7eb2e8f9f7 709 /**
<> 144:ef7eb2e8f9f7 710 * @brief USB_WritePacket : Writes a packet into the Tx FIFO associated
<> 144:ef7eb2e8f9f7 711 * with the EP/channel
<> 144:ef7eb2e8f9f7 712 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 713 * @param src: pointer to source buffer
<> 144:ef7eb2e8f9f7 714 * @param ch_ep_num: endpoint or host channel number
<> 144:ef7eb2e8f9f7 715 * @param len: Number of bytes to write
<> 144:ef7eb2e8f9f7 716 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 717 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 718 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 719 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 720 * @retval HAL status
<> 144:ef7eb2e8f9f7 721 */
<> 144:ef7eb2e8f9f7 722 HAL_StatusTypeDef USB_WritePacket(USB_OTG_GlobalTypeDef *USBx, uint8_t *src, uint8_t ch_ep_num, uint16_t len, uint8_t dma)
<> 144:ef7eb2e8f9f7 723 {
<> 144:ef7eb2e8f9f7 724 uint32_t count32b= 0 , index= 0;
<> 144:ef7eb2e8f9f7 725 count32b = (len + 3) / 4;
<> 144:ef7eb2e8f9f7 726 for (index = 0; index < count32b; index++, src += 4)
<> 144:ef7eb2e8f9f7 727 {
<> 144:ef7eb2e8f9f7 728 USBx_DFIFO(ch_ep_num) = *((__packed uint32_t *)src);
<> 144:ef7eb2e8f9f7 729 }
<> 144:ef7eb2e8f9f7 730 return HAL_OK;
<> 144:ef7eb2e8f9f7 731 }
<> 144:ef7eb2e8f9f7 732
<> 144:ef7eb2e8f9f7 733 /**
<> 144:ef7eb2e8f9f7 734 * @brief USB_ReadPacket : read a packet from the Tx FIFO associated
<> 144:ef7eb2e8f9f7 735 * with the EP/channel
<> 144:ef7eb2e8f9f7 736 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 737 * @param src: source pointer
<> 144:ef7eb2e8f9f7 738 * @param ch_ep_num: endpoint or host channel number
<> 144:ef7eb2e8f9f7 739 * @param len: Number of bytes to read
<> 144:ef7eb2e8f9f7 740 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 741 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 742 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 743 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 744 * @retval pointer to destination buffer
<> 144:ef7eb2e8f9f7 745 */
<> 144:ef7eb2e8f9f7 746 void *USB_ReadPacket(USB_OTG_GlobalTypeDef *USBx, uint8_t *dest, uint16_t len)
<> 144:ef7eb2e8f9f7 747 {
<> 144:ef7eb2e8f9f7 748 uint32_t index=0;
<> 144:ef7eb2e8f9f7 749 uint32_t count32b = (len + 3) / 4;
<> 144:ef7eb2e8f9f7 750
<> 144:ef7eb2e8f9f7 751 for ( index = 0; index < count32b; index++, dest += 4 )
<> 144:ef7eb2e8f9f7 752 {
<> 144:ef7eb2e8f9f7 753 *(__packed uint32_t *)dest = USBx_DFIFO(0);
<> 144:ef7eb2e8f9f7 754
<> 144:ef7eb2e8f9f7 755 }
<> 144:ef7eb2e8f9f7 756 return ((void *)dest);
<> 144:ef7eb2e8f9f7 757 }
<> 144:ef7eb2e8f9f7 758
<> 144:ef7eb2e8f9f7 759 /**
<> 144:ef7eb2e8f9f7 760 * @brief USB_EPSetStall : set a stall condition over an EP
<> 144:ef7eb2e8f9f7 761 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 762 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 763 * @retval HAL status
<> 144:ef7eb2e8f9f7 764 */
<> 144:ef7eb2e8f9f7 765 HAL_StatusTypeDef USB_EPSetStall(USB_OTG_GlobalTypeDef *USBx , USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 766 {
<> 144:ef7eb2e8f9f7 767 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 768 {
<> 144:ef7eb2e8f9f7 769 if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_EPENA) == 0)
<> 144:ef7eb2e8f9f7 770 {
<> 144:ef7eb2e8f9f7 771 USBx_INEP(ep->num)->DIEPCTL &= ~(USB_OTG_DIEPCTL_EPDIS);
<> 144:ef7eb2e8f9f7 772 }
<> 144:ef7eb2e8f9f7 773 USBx_INEP(ep->num)->DIEPCTL |= USB_OTG_DIEPCTL_STALL;
<> 144:ef7eb2e8f9f7 774 }
<> 144:ef7eb2e8f9f7 775 else
<> 144:ef7eb2e8f9f7 776 {
<> 144:ef7eb2e8f9f7 777 if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_EPENA) == 0)
<> 144:ef7eb2e8f9f7 778 {
<> 144:ef7eb2e8f9f7 779 USBx_OUTEP(ep->num)->DOEPCTL &= ~(USB_OTG_DOEPCTL_EPDIS);
<> 144:ef7eb2e8f9f7 780 }
<> 144:ef7eb2e8f9f7 781 USBx_OUTEP(ep->num)->DOEPCTL |= USB_OTG_DOEPCTL_STALL;
<> 144:ef7eb2e8f9f7 782 }
<> 144:ef7eb2e8f9f7 783 return HAL_OK;
<> 144:ef7eb2e8f9f7 784 }
<> 144:ef7eb2e8f9f7 785
<> 144:ef7eb2e8f9f7 786
<> 144:ef7eb2e8f9f7 787 /**
<> 144:ef7eb2e8f9f7 788 * @brief USB_EPClearStall : Clear a stall condition over an EP
<> 144:ef7eb2e8f9f7 789 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 790 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 791 * @retval HAL status
<> 144:ef7eb2e8f9f7 792 */
<> 144:ef7eb2e8f9f7 793 HAL_StatusTypeDef USB_EPClearStall(USB_OTG_GlobalTypeDef *USBx, USB_OTG_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 794 {
<> 144:ef7eb2e8f9f7 795 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 796 {
<> 144:ef7eb2e8f9f7 797 USBx_INEP(ep->num)->DIEPCTL &= ~USB_OTG_DIEPCTL_STALL;
<> 144:ef7eb2e8f9f7 798 if (ep->type == EP_TYPE_INTR || ep->type == EP_TYPE_BULK)
<> 144:ef7eb2e8f9f7 799 {
<> 144:ef7eb2e8f9f7 800 USBx_INEP(ep->num)->DIEPCTL |= USB_OTG_DIEPCTL_SD0PID_SEVNFRM; /* DATA0 */
<> 144:ef7eb2e8f9f7 801 }
<> 144:ef7eb2e8f9f7 802 }
<> 144:ef7eb2e8f9f7 803 else
<> 144:ef7eb2e8f9f7 804 {
<> 144:ef7eb2e8f9f7 805 USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_STALL;
<> 144:ef7eb2e8f9f7 806 if (ep->type == EP_TYPE_INTR || ep->type == EP_TYPE_BULK)
<> 144:ef7eb2e8f9f7 807 {
<> 144:ef7eb2e8f9f7 808 USBx_OUTEP(ep->num)->DOEPCTL |= USB_OTG_DOEPCTL_SD0PID_SEVNFRM; /* DATA0 */
<> 144:ef7eb2e8f9f7 809 }
<> 144:ef7eb2e8f9f7 810 }
<> 144:ef7eb2e8f9f7 811 return HAL_OK;
<> 144:ef7eb2e8f9f7 812 }
<> 144:ef7eb2e8f9f7 813
<> 144:ef7eb2e8f9f7 814 /**
<> 144:ef7eb2e8f9f7 815 * @brief USB_StopDevice : Stop the USB device mode
<> 144:ef7eb2e8f9f7 816 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 817 * @retval HAL status
<> 144:ef7eb2e8f9f7 818 */
<> 144:ef7eb2e8f9f7 819 HAL_StatusTypeDef USB_StopDevice(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 820 {
<> 144:ef7eb2e8f9f7 821 uint32_t index;
<> 144:ef7eb2e8f9f7 822
<> 144:ef7eb2e8f9f7 823 /* Clear Pending interrupt */
<> 144:ef7eb2e8f9f7 824 for (index = 0; index < 15 ; index++)
<> 144:ef7eb2e8f9f7 825 {
<> 144:ef7eb2e8f9f7 826 USBx_INEP(index)->DIEPINT = 0xFF;
<> 144:ef7eb2e8f9f7 827 USBx_OUTEP(index)->DOEPINT = 0xFF;
<> 144:ef7eb2e8f9f7 828 }
<> 144:ef7eb2e8f9f7 829 USBx_DEVICE->DAINT = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 830
<> 144:ef7eb2e8f9f7 831 /* Clear interrupt masks */
<> 144:ef7eb2e8f9f7 832 USBx_DEVICE->DIEPMSK = 0;
<> 144:ef7eb2e8f9f7 833 USBx_DEVICE->DOEPMSK = 0;
<> 144:ef7eb2e8f9f7 834 USBx_DEVICE->DAINTMSK = 0;
<> 144:ef7eb2e8f9f7 835
<> 144:ef7eb2e8f9f7 836 /* Flush the FIFO */
<> 144:ef7eb2e8f9f7 837 USB_FlushRxFifo(USBx);
<> 144:ef7eb2e8f9f7 838 USB_FlushTxFifo(USBx , 0x10 );
<> 144:ef7eb2e8f9f7 839
<> 144:ef7eb2e8f9f7 840 return HAL_OK;
<> 144:ef7eb2e8f9f7 841 }
<> 144:ef7eb2e8f9f7 842
<> 144:ef7eb2e8f9f7 843 /**
<> 144:ef7eb2e8f9f7 844 * @brief USB_SetDevAddress : Stop the USB device mode
<> 144:ef7eb2e8f9f7 845 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 846 * @param address: new device address to be assigned
<> 144:ef7eb2e8f9f7 847 * This parameter can be a value from 0 to 255
<> 144:ef7eb2e8f9f7 848 * @retval HAL status
<> 144:ef7eb2e8f9f7 849 */
<> 144:ef7eb2e8f9f7 850 HAL_StatusTypeDef USB_SetDevAddress (USB_OTG_GlobalTypeDef *USBx, uint8_t address)
<> 144:ef7eb2e8f9f7 851 {
<> 144:ef7eb2e8f9f7 852 USBx_DEVICE->DCFG &= ~ (USB_OTG_DCFG_DAD);
<> 144:ef7eb2e8f9f7 853 USBx_DEVICE->DCFG |= (address << 4) & USB_OTG_DCFG_DAD ;
<> 144:ef7eb2e8f9f7 854
<> 144:ef7eb2e8f9f7 855 return HAL_OK;
<> 144:ef7eb2e8f9f7 856 }
<> 144:ef7eb2e8f9f7 857
<> 144:ef7eb2e8f9f7 858 /**
<> 144:ef7eb2e8f9f7 859 * @brief USB_DevConnect : Connect the USB device by enabling the pull-up/pull-down
<> 144:ef7eb2e8f9f7 860 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 861 * @retval HAL status
<> 144:ef7eb2e8f9f7 862 */
<> 144:ef7eb2e8f9f7 863 HAL_StatusTypeDef USB_DevConnect (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 864 {
<> 144:ef7eb2e8f9f7 865 USBx_DEVICE->DCTL &= ~USB_OTG_DCTL_SDIS ;
<> 144:ef7eb2e8f9f7 866 HAL_Delay(3);
<> 144:ef7eb2e8f9f7 867
<> 144:ef7eb2e8f9f7 868 return HAL_OK;
<> 144:ef7eb2e8f9f7 869 }
<> 144:ef7eb2e8f9f7 870
<> 144:ef7eb2e8f9f7 871 /**
<> 144:ef7eb2e8f9f7 872 * @brief USB_DevDisconnect : Disconnect the USB device by disabling the pull-up/pull-down
<> 144:ef7eb2e8f9f7 873 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 874 * @retval HAL status
<> 144:ef7eb2e8f9f7 875 */
<> 144:ef7eb2e8f9f7 876 HAL_StatusTypeDef USB_DevDisconnect (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 877 {
<> 144:ef7eb2e8f9f7 878 USBx_DEVICE->DCTL |= USB_OTG_DCTL_SDIS ;
<> 144:ef7eb2e8f9f7 879 HAL_Delay(3);
<> 144:ef7eb2e8f9f7 880
<> 144:ef7eb2e8f9f7 881 return HAL_OK;
<> 144:ef7eb2e8f9f7 882 }
<> 144:ef7eb2e8f9f7 883
<> 144:ef7eb2e8f9f7 884 /**
<> 144:ef7eb2e8f9f7 885 * @brief USB_ReadInterrupts: return the global USB interrupt status
<> 144:ef7eb2e8f9f7 886 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 887 * @retval HAL status
<> 144:ef7eb2e8f9f7 888 */
<> 144:ef7eb2e8f9f7 889 uint32_t USB_ReadInterrupts (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 890 {
<> 144:ef7eb2e8f9f7 891 uint32_t tmpreg = 0;
<> 144:ef7eb2e8f9f7 892
<> 144:ef7eb2e8f9f7 893 tmpreg = USBx->GINTSTS;
<> 144:ef7eb2e8f9f7 894 tmpreg &= USBx->GINTMSK;
<> 144:ef7eb2e8f9f7 895 return tmpreg;
<> 144:ef7eb2e8f9f7 896 }
<> 144:ef7eb2e8f9f7 897
<> 144:ef7eb2e8f9f7 898 /**
<> 144:ef7eb2e8f9f7 899 * @brief USB_ReadDevAllOutEpInterrupt: return the USB device OUT endpoints interrupt status
<> 144:ef7eb2e8f9f7 900 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 901 * @retval HAL status
<> 144:ef7eb2e8f9f7 902 */
<> 144:ef7eb2e8f9f7 903 uint32_t USB_ReadDevAllOutEpInterrupt (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 904 {
<> 144:ef7eb2e8f9f7 905 uint32_t tmpreg;
<> 144:ef7eb2e8f9f7 906 tmpreg = USBx_DEVICE->DAINT;
<> 144:ef7eb2e8f9f7 907 tmpreg &= USBx_DEVICE->DAINTMSK;
<> 144:ef7eb2e8f9f7 908 return ((tmpreg & 0xffff0000) >> 16);
<> 144:ef7eb2e8f9f7 909 }
<> 144:ef7eb2e8f9f7 910
<> 144:ef7eb2e8f9f7 911 /**
<> 144:ef7eb2e8f9f7 912 * @brief USB_ReadDevAllInEpInterrupt: return the USB device IN endpoints interrupt status
<> 144:ef7eb2e8f9f7 913 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 914 * @retval HAL status
<> 144:ef7eb2e8f9f7 915 */
<> 144:ef7eb2e8f9f7 916 uint32_t USB_ReadDevAllInEpInterrupt (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 917 {
<> 144:ef7eb2e8f9f7 918 uint32_t tmpreg;
<> 144:ef7eb2e8f9f7 919 tmpreg = USBx_DEVICE->DAINT;
<> 144:ef7eb2e8f9f7 920 tmpreg &= USBx_DEVICE->DAINTMSK;
<> 144:ef7eb2e8f9f7 921 return ((tmpreg & 0xFFFF));
<> 144:ef7eb2e8f9f7 922 }
<> 144:ef7eb2e8f9f7 923
<> 144:ef7eb2e8f9f7 924 /**
<> 144:ef7eb2e8f9f7 925 * @brief Returns Device OUT EP Interrupt register
<> 144:ef7eb2e8f9f7 926 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 927 * @param epnum: endpoint number
<> 144:ef7eb2e8f9f7 928 * This parameter can be a value from 0 to 15
<> 144:ef7eb2e8f9f7 929 * @retval Device OUT EP Interrupt register
<> 144:ef7eb2e8f9f7 930 */
<> 144:ef7eb2e8f9f7 931 uint32_t USB_ReadDevOutEPInterrupt (USB_OTG_GlobalTypeDef *USBx , uint8_t epnum)
<> 144:ef7eb2e8f9f7 932 {
<> 144:ef7eb2e8f9f7 933 uint32_t tmpreg;
<> 144:ef7eb2e8f9f7 934 tmpreg = USBx_OUTEP(epnum)->DOEPINT;
<> 144:ef7eb2e8f9f7 935 tmpreg &= USBx_DEVICE->DOEPMSK;
<> 144:ef7eb2e8f9f7 936 return tmpreg;
<> 144:ef7eb2e8f9f7 937 }
<> 144:ef7eb2e8f9f7 938
<> 144:ef7eb2e8f9f7 939 /**
<> 144:ef7eb2e8f9f7 940 * @brief Returns Device IN EP Interrupt register
<> 144:ef7eb2e8f9f7 941 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 942 * @param epnum: endpoint number
<> 144:ef7eb2e8f9f7 943 * This parameter can be a value from 0 to 15
<> 144:ef7eb2e8f9f7 944 * @retval Device IN EP Interrupt register
<> 144:ef7eb2e8f9f7 945 */
<> 144:ef7eb2e8f9f7 946 uint32_t USB_ReadDevInEPInterrupt (USB_OTG_GlobalTypeDef *USBx , uint8_t epnum)
<> 144:ef7eb2e8f9f7 947 {
<> 144:ef7eb2e8f9f7 948 uint32_t tmpreg = 0, msk = 0, emp = 0;
<> 144:ef7eb2e8f9f7 949
<> 144:ef7eb2e8f9f7 950 msk = USBx_DEVICE->DIEPMSK;
<> 144:ef7eb2e8f9f7 951 emp = USBx_DEVICE->DIEPEMPMSK;
<> 144:ef7eb2e8f9f7 952 msk |= ((emp >> epnum) & 0x1) << 7;
<> 144:ef7eb2e8f9f7 953 tmpreg = USBx_INEP(epnum)->DIEPINT & msk;
<> 144:ef7eb2e8f9f7 954 return tmpreg;
<> 144:ef7eb2e8f9f7 955 }
<> 144:ef7eb2e8f9f7 956
<> 144:ef7eb2e8f9f7 957 /**
<> 144:ef7eb2e8f9f7 958 * @brief USB_ClearInterrupts: clear a USB interrupt
<> 144:ef7eb2e8f9f7 959 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 960 * @param interrupt: interrupt flag
<> 144:ef7eb2e8f9f7 961 * @retval None
<> 144:ef7eb2e8f9f7 962 */
<> 144:ef7eb2e8f9f7 963 void USB_ClearInterrupts (USB_OTG_GlobalTypeDef *USBx, uint32_t interrupt)
<> 144:ef7eb2e8f9f7 964 {
<> 144:ef7eb2e8f9f7 965 USBx->GINTSTS |= interrupt;
<> 144:ef7eb2e8f9f7 966 }
<> 144:ef7eb2e8f9f7 967
<> 144:ef7eb2e8f9f7 968 /**
<> 144:ef7eb2e8f9f7 969 * @brief Returns USB core mode
<> 144:ef7eb2e8f9f7 970 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 971 * @retval return core mode : Host or Device
<> 144:ef7eb2e8f9f7 972 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 973 * 0 : Host
<> 144:ef7eb2e8f9f7 974 * 1 : Device
<> 144:ef7eb2e8f9f7 975 */
<> 144:ef7eb2e8f9f7 976 uint32_t USB_GetMode(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 977 {
<> 144:ef7eb2e8f9f7 978 return ((USBx->GINTSTS ) & 0x1);
<> 144:ef7eb2e8f9f7 979 }
<> 144:ef7eb2e8f9f7 980
<> 144:ef7eb2e8f9f7 981
<> 144:ef7eb2e8f9f7 982 /**
<> 144:ef7eb2e8f9f7 983 * @brief Activate EP0 for Setup transactions
<> 144:ef7eb2e8f9f7 984 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 985 * @retval HAL status
<> 144:ef7eb2e8f9f7 986 */
<> 144:ef7eb2e8f9f7 987 HAL_StatusTypeDef USB_ActivateSetup (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 988 {
<> 144:ef7eb2e8f9f7 989 /* Set the MPS of the IN EP based on the enumeration speed */
<> 144:ef7eb2e8f9f7 990 USBx_INEP(0)->DIEPCTL &= ~USB_OTG_DIEPCTL_MPSIZ;
<> 144:ef7eb2e8f9f7 991
<> 144:ef7eb2e8f9f7 992 if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_LS_PHY_6MHZ)
<> 144:ef7eb2e8f9f7 993 {
<> 144:ef7eb2e8f9f7 994 USBx_INEP(0)->DIEPCTL |= 3;
<> 144:ef7eb2e8f9f7 995 }
<> 144:ef7eb2e8f9f7 996 USBx_DEVICE->DCTL |= USB_OTG_DCTL_CGINAK;
<> 144:ef7eb2e8f9f7 997
<> 144:ef7eb2e8f9f7 998 return HAL_OK;
<> 144:ef7eb2e8f9f7 999 }
<> 144:ef7eb2e8f9f7 1000
<> 144:ef7eb2e8f9f7 1001
<> 144:ef7eb2e8f9f7 1002 /**
<> 144:ef7eb2e8f9f7 1003 * @brief Prepare the EP0 to start the first control setup
<> 144:ef7eb2e8f9f7 1004 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1005 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 1006 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1007 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 1008 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 1009 * @param psetup: pointer to setup packet
<> 144:ef7eb2e8f9f7 1010 * @retval HAL status
<> 144:ef7eb2e8f9f7 1011 */
<> 144:ef7eb2e8f9f7 1012 HAL_StatusTypeDef USB_EP0_OutStart(USB_OTG_GlobalTypeDef *USBx, uint8_t dma, uint8_t *psetup)
<> 144:ef7eb2e8f9f7 1013 {
<> 144:ef7eb2e8f9f7 1014 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1015 UNUSED(psetup);
<> 144:ef7eb2e8f9f7 1016
<> 144:ef7eb2e8f9f7 1017 USBx_OUTEP(0)->DOEPTSIZ = 0;
<> 144:ef7eb2e8f9f7 1018 USBx_OUTEP(0)->DOEPTSIZ |= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19)) ;
<> 144:ef7eb2e8f9f7 1019 USBx_OUTEP(0)->DOEPTSIZ |= (3 * 8);
<> 144:ef7eb2e8f9f7 1020 USBx_OUTEP(0)->DOEPTSIZ |= USB_OTG_DOEPTSIZ_STUPCNT;
<> 144:ef7eb2e8f9f7 1021
<> 144:ef7eb2e8f9f7 1022 return HAL_OK;
<> 144:ef7eb2e8f9f7 1023 }
<> 144:ef7eb2e8f9f7 1024
<> 144:ef7eb2e8f9f7 1025 /**
<> 144:ef7eb2e8f9f7 1026 * @brief USB_HostInit : Initializes the USB OTG controller registers
<> 144:ef7eb2e8f9f7 1027 * for Host mode
<> 144:ef7eb2e8f9f7 1028 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1029 * @param cfg: pointer to a USB_OTG_CfgTypeDef structure that contains
<> 144:ef7eb2e8f9f7 1030 * the configuration information for the specified USBx peripheral.
<> 144:ef7eb2e8f9f7 1031 * @retval HAL status
<> 144:ef7eb2e8f9f7 1032 */
<> 144:ef7eb2e8f9f7 1033 HAL_StatusTypeDef USB_HostInit (USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<> 144:ef7eb2e8f9f7 1034 {
<> 144:ef7eb2e8f9f7 1035 uint32_t index = 0;
<> 144:ef7eb2e8f9f7 1036
<> 144:ef7eb2e8f9f7 1037 /* Restart the Phy Clock */
<> 144:ef7eb2e8f9f7 1038 USBx_PCGCCTL = 0;
<> 144:ef7eb2e8f9f7 1039
<> 144:ef7eb2e8f9f7 1040 /* Disable the FS/LS support mode only */
<> 144:ef7eb2e8f9f7 1041 if((cfg.speed == USB_OTG_SPEED_FULL)&&
<> 144:ef7eb2e8f9f7 1042 (USBx != USB_OTG_FS))
<> 144:ef7eb2e8f9f7 1043 {
<> 144:ef7eb2e8f9f7 1044 USBx_HOST->HCFG |= USB_OTG_HCFG_FSLSS;
<> 144:ef7eb2e8f9f7 1045 }
<> 144:ef7eb2e8f9f7 1046 else
<> 144:ef7eb2e8f9f7 1047 {
<> 144:ef7eb2e8f9f7 1048 USBx_HOST->HCFG &= ~(USB_OTG_HCFG_FSLSS);
<> 144:ef7eb2e8f9f7 1049 }
<> 144:ef7eb2e8f9f7 1050
<> 144:ef7eb2e8f9f7 1051 /* Make sure the FIFOs are flushed. */
<> 144:ef7eb2e8f9f7 1052 USB_FlushTxFifo(USBx, 0x10 ); /* all Tx FIFOs */
<> 144:ef7eb2e8f9f7 1053 USB_FlushRxFifo(USBx);
<> 144:ef7eb2e8f9f7 1054
<> 144:ef7eb2e8f9f7 1055 /* Clear all pending HC Interrupts */
<> 144:ef7eb2e8f9f7 1056 for (index = 0; index < cfg.Host_channels; index++)
<> 144:ef7eb2e8f9f7 1057 {
<> 144:ef7eb2e8f9f7 1058 USBx_HC(index)->HCINT = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 1059 USBx_HC(index)->HCINTMSK = 0;
<> 144:ef7eb2e8f9f7 1060 }
<> 144:ef7eb2e8f9f7 1061
<> 144:ef7eb2e8f9f7 1062 /* Enable VBUS driving */
<> 144:ef7eb2e8f9f7 1063 USB_DriveVbus(USBx, 1);
<> 144:ef7eb2e8f9f7 1064
<> 144:ef7eb2e8f9f7 1065 HAL_Delay(200);
<> 144:ef7eb2e8f9f7 1066
<> 144:ef7eb2e8f9f7 1067 /* Disable all interrupts. */
<> 144:ef7eb2e8f9f7 1068 USBx->GINTMSK = 0;
<> 144:ef7eb2e8f9f7 1069
<> 144:ef7eb2e8f9f7 1070 /* Clear any pending interrupts */
<> 144:ef7eb2e8f9f7 1071 USBx->GINTSTS = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 1072
<> 144:ef7eb2e8f9f7 1073 /* set Rx FIFO size */
<> 144:ef7eb2e8f9f7 1074 USBx->GRXFSIZ = (uint32_t )0x80;
<> 144:ef7eb2e8f9f7 1075 USBx->DIEPTXF0_HNPTXFSIZ = (uint32_t )(((0x60 << 16)& USB_OTG_NPTXFD) | 0x80);
<> 144:ef7eb2e8f9f7 1076 USBx->HPTXFSIZ = (uint32_t )(((0x40 << 16)& USB_OTG_HPTXFSIZ_PTXFD) | 0xE0);
<> 144:ef7eb2e8f9f7 1077
<> 144:ef7eb2e8f9f7 1078 /* Enable the common interrupts */
<> 144:ef7eb2e8f9f7 1079 if (cfg.dma_enable == DISABLE)
<> 144:ef7eb2e8f9f7 1080 {
<> 144:ef7eb2e8f9f7 1081 USBx->GINTMSK |= USB_OTG_GINTMSK_RXFLVLM;
<> 144:ef7eb2e8f9f7 1082 }
<> 144:ef7eb2e8f9f7 1083
<> 144:ef7eb2e8f9f7 1084 /* Enable interrupts matching to the Host mode ONLY */
<> 144:ef7eb2e8f9f7 1085 USBx->GINTMSK |= (USB_OTG_GINTMSK_PRTIM | USB_OTG_GINTMSK_HCIM |\
<> 144:ef7eb2e8f9f7 1086 USB_OTG_GINTMSK_SOFM |USB_OTG_GINTSTS_DISCINT|\
<> 144:ef7eb2e8f9f7 1087 USB_OTG_GINTMSK_PXFRM_IISOOXFRM | USB_OTG_GINTMSK_WUIM);
<> 144:ef7eb2e8f9f7 1088
<> 144:ef7eb2e8f9f7 1089 return HAL_OK;
<> 144:ef7eb2e8f9f7 1090 }
<> 144:ef7eb2e8f9f7 1091
<> 144:ef7eb2e8f9f7 1092 /**
<> 144:ef7eb2e8f9f7 1093 * @brief USB_InitFSLSPClkSel : Initializes the FSLSPClkSel field of the
<> 144:ef7eb2e8f9f7 1094 * HCFG register on the PHY type and set the right frame interval
<> 144:ef7eb2e8f9f7 1095 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1096 * @param freq: clock frequency
<> 144:ef7eb2e8f9f7 1097 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1098 * HCFG_48_MHZ : Full Speed 48 MHz Clock
<> 144:ef7eb2e8f9f7 1099 * HCFG_6_MHZ : Low Speed 6 MHz Clock
<> 144:ef7eb2e8f9f7 1100 * @retval HAL status
<> 144:ef7eb2e8f9f7 1101 */
<> 144:ef7eb2e8f9f7 1102 HAL_StatusTypeDef USB_InitFSLSPClkSel(USB_OTG_GlobalTypeDef *USBx , uint8_t freq)
<> 144:ef7eb2e8f9f7 1103 {
<> 144:ef7eb2e8f9f7 1104 USBx_HOST->HCFG &= ~(USB_OTG_HCFG_FSLSPCS);
<> 144:ef7eb2e8f9f7 1105 USBx_HOST->HCFG |= (freq & USB_OTG_HCFG_FSLSPCS);
<> 144:ef7eb2e8f9f7 1106
<> 144:ef7eb2e8f9f7 1107 if (freq == HCFG_48_MHZ)
<> 144:ef7eb2e8f9f7 1108 {
<> 144:ef7eb2e8f9f7 1109 USBx_HOST->HFIR = (uint32_t)48000;
<> 144:ef7eb2e8f9f7 1110 }
<> 144:ef7eb2e8f9f7 1111 else if (freq == HCFG_6_MHZ)
<> 144:ef7eb2e8f9f7 1112 {
<> 144:ef7eb2e8f9f7 1113 USBx_HOST->HFIR = (uint32_t)6000;
<> 144:ef7eb2e8f9f7 1114 }
<> 144:ef7eb2e8f9f7 1115 return HAL_OK;
<> 144:ef7eb2e8f9f7 1116 }
<> 144:ef7eb2e8f9f7 1117
<> 144:ef7eb2e8f9f7 1118 /**
<> 144:ef7eb2e8f9f7 1119 * @brief USB_OTG_ResetPort : Reset Host Port
<> 144:ef7eb2e8f9f7 1120 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1121 * @retval HAL status
<> 144:ef7eb2e8f9f7 1122 * @note (1)The application must wait at least 10 ms
<> 144:ef7eb2e8f9f7 1123 * before clearing the reset bit.
<> 144:ef7eb2e8f9f7 1124 */
<> 144:ef7eb2e8f9f7 1125 HAL_StatusTypeDef USB_ResetPort(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1126 {
<> 144:ef7eb2e8f9f7 1127 __IO uint32_t hprt0 = 0;
<> 144:ef7eb2e8f9f7 1128
<> 144:ef7eb2e8f9f7 1129 hprt0 = USBx_HPRT0;
<> 144:ef7eb2e8f9f7 1130
<> 144:ef7eb2e8f9f7 1131 hprt0 &= ~(USB_OTG_HPRT_PENA | USB_OTG_HPRT_PCDET |\
<> 144:ef7eb2e8f9f7 1132 USB_OTG_HPRT_PENCHNG | USB_OTG_HPRT_POCCHNG );
<> 144:ef7eb2e8f9f7 1133
<> 144:ef7eb2e8f9f7 1134 USBx_HPRT0 = (USB_OTG_HPRT_PRST | hprt0);
<> 144:ef7eb2e8f9f7 1135 HAL_Delay (10); /* See Note #1 */
<> 144:ef7eb2e8f9f7 1136 USBx_HPRT0 = ((~USB_OTG_HPRT_PRST) & hprt0);
<> 144:ef7eb2e8f9f7 1137 return HAL_OK;
<> 144:ef7eb2e8f9f7 1138 }
<> 144:ef7eb2e8f9f7 1139
<> 144:ef7eb2e8f9f7 1140 /**
<> 144:ef7eb2e8f9f7 1141 * @brief USB_DriveVbus : activate or de-activate vbus
<> 144:ef7eb2e8f9f7 1142 * @param state: VBUS state
<> 144:ef7eb2e8f9f7 1143 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1144 * 0 : VBUS Active
<> 144:ef7eb2e8f9f7 1145 * 1 : VBUS Inactive
<> 144:ef7eb2e8f9f7 1146 * @retval HAL status
<> 144:ef7eb2e8f9f7 1147 */
<> 144:ef7eb2e8f9f7 1148 HAL_StatusTypeDef USB_DriveVbus (USB_OTG_GlobalTypeDef *USBx, uint8_t state)
<> 144:ef7eb2e8f9f7 1149 {
<> 144:ef7eb2e8f9f7 1150 __IO uint32_t hprt0 = 0;
<> 144:ef7eb2e8f9f7 1151
<> 144:ef7eb2e8f9f7 1152 hprt0 = USBx_HPRT0;
<> 144:ef7eb2e8f9f7 1153 hprt0 &= ~(USB_OTG_HPRT_PENA | USB_OTG_HPRT_PCDET |\
<> 144:ef7eb2e8f9f7 1154 USB_OTG_HPRT_PENCHNG | USB_OTG_HPRT_POCCHNG );
<> 144:ef7eb2e8f9f7 1155
<> 144:ef7eb2e8f9f7 1156 if (((hprt0 & USB_OTG_HPRT_PPWR) == 0 ) && (state == 1 ))
<> 144:ef7eb2e8f9f7 1157 {
<> 144:ef7eb2e8f9f7 1158 USBx_HPRT0 = (USB_OTG_HPRT_PPWR | hprt0);
<> 144:ef7eb2e8f9f7 1159 }
<> 144:ef7eb2e8f9f7 1160 if (((hprt0 & USB_OTG_HPRT_PPWR) == USB_OTG_HPRT_PPWR) && (state == 0 ))
<> 144:ef7eb2e8f9f7 1161 {
<> 144:ef7eb2e8f9f7 1162 USBx_HPRT0 = ((~USB_OTG_HPRT_PPWR) & hprt0);
<> 144:ef7eb2e8f9f7 1163 }
<> 144:ef7eb2e8f9f7 1164 return HAL_OK;
<> 144:ef7eb2e8f9f7 1165 }
<> 144:ef7eb2e8f9f7 1166
<> 144:ef7eb2e8f9f7 1167 /**
<> 144:ef7eb2e8f9f7 1168 * @brief Return Host Core speed
<> 144:ef7eb2e8f9f7 1169 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1170 * @retval speed : Host speed
<> 144:ef7eb2e8f9f7 1171 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1172 * @arg USB_OTG_SPEED_HIGH: High speed mode
<> 144:ef7eb2e8f9f7 1173 * @arg USB_OTG_SPEED_FULL: Full speed mode
<> 144:ef7eb2e8f9f7 1174 * @arg USB_OTG_SPEED_LOW: Low speed mode
<> 144:ef7eb2e8f9f7 1175 */
<> 144:ef7eb2e8f9f7 1176 uint32_t USB_GetHostSpeed (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1177 {
<> 144:ef7eb2e8f9f7 1178 __IO uint32_t hprt0 = 0;
<> 144:ef7eb2e8f9f7 1179
<> 144:ef7eb2e8f9f7 1180 hprt0 = USBx_HPRT0;
<> 144:ef7eb2e8f9f7 1181 return ((hprt0 & USB_OTG_HPRT_PSPD) >> 17);
<> 144:ef7eb2e8f9f7 1182 }
<> 144:ef7eb2e8f9f7 1183
<> 144:ef7eb2e8f9f7 1184 /**
<> 144:ef7eb2e8f9f7 1185 * @brief Return Host Current Frame number
<> 144:ef7eb2e8f9f7 1186 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1187 * @retval current frame number
<> 144:ef7eb2e8f9f7 1188 */
<> 144:ef7eb2e8f9f7 1189 uint32_t USB_GetCurrentFrame (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1190 {
<> 144:ef7eb2e8f9f7 1191 return (USBx_HOST->HFNUM & USB_OTG_HFNUM_FRNUM);
<> 144:ef7eb2e8f9f7 1192 }
<> 144:ef7eb2e8f9f7 1193
<> 144:ef7eb2e8f9f7 1194 /**
<> 144:ef7eb2e8f9f7 1195 * @brief Initialize a host channel
<> 144:ef7eb2e8f9f7 1196 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1197 * @param ch_num : Channel number
<> 144:ef7eb2e8f9f7 1198 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 1199 * @param epnum: Endpoint number
<> 144:ef7eb2e8f9f7 1200 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 1201 * @param dev_address: Current device address
<> 144:ef7eb2e8f9f7 1202 * This parameter can be a value from 0 to 255
<> 144:ef7eb2e8f9f7 1203 * @param speed: Current device speed
<> 144:ef7eb2e8f9f7 1204 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1205 * @arg USB_OTG_SPEED_HIGH: High speed mode
<> 144:ef7eb2e8f9f7 1206 * @arg USB_OTG_SPEED_FULL: Full speed mode
<> 144:ef7eb2e8f9f7 1207 * @arg USB_OTG_SPEED_LOW: Low speed mode
<> 144:ef7eb2e8f9f7 1208 * @param ep_type: Endpoint Type
<> 144:ef7eb2e8f9f7 1209 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1210 * @arg EP_TYPE_CTRL: Control type
<> 144:ef7eb2e8f9f7 1211 * @arg EP_TYPE_ISOC: Isochronous type
<> 144:ef7eb2e8f9f7 1212 * @arg EP_TYPE_BULK: Bulk type
<> 144:ef7eb2e8f9f7 1213 * @arg EP_TYPE_INTR: Interrupt type
<> 144:ef7eb2e8f9f7 1214 * @param mps: Max Packet Size
<> 144:ef7eb2e8f9f7 1215 * This parameter can be a value from 0 to32K
<> 144:ef7eb2e8f9f7 1216 * @retval HAL state
<> 144:ef7eb2e8f9f7 1217 */
<> 144:ef7eb2e8f9f7 1218 HAL_StatusTypeDef USB_HC_Init(USB_OTG_GlobalTypeDef *USBx,
<> 144:ef7eb2e8f9f7 1219 uint8_t ch_num,
<> 144:ef7eb2e8f9f7 1220 uint8_t epnum,
<> 144:ef7eb2e8f9f7 1221 uint8_t dev_address,
<> 144:ef7eb2e8f9f7 1222 uint8_t speed,
<> 144:ef7eb2e8f9f7 1223 uint8_t ep_type,
<> 144:ef7eb2e8f9f7 1224 uint16_t mps)
<> 144:ef7eb2e8f9f7 1225 {
<> 144:ef7eb2e8f9f7 1226
<> 144:ef7eb2e8f9f7 1227 /* Clear old interrupt conditions for this host channel. */
<> 144:ef7eb2e8f9f7 1228 USBx_HC(ch_num)->HCINT = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 1229
<> 144:ef7eb2e8f9f7 1230 /* Enable channel interrupts required for this transfer. */
<> 144:ef7eb2e8f9f7 1231 switch (ep_type)
<> 144:ef7eb2e8f9f7 1232 {
<> 144:ef7eb2e8f9f7 1233 case EP_TYPE_CTRL:
<> 144:ef7eb2e8f9f7 1234 case EP_TYPE_BULK:
<> 144:ef7eb2e8f9f7 1235
<> 144:ef7eb2e8f9f7 1236 USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM |\
<> 144:ef7eb2e8f9f7 1237 USB_OTG_HCINTMSK_STALLM |\
<> 144:ef7eb2e8f9f7 1238 USB_OTG_HCINTMSK_TXERRM |\
<> 144:ef7eb2e8f9f7 1239 USB_OTG_HCINTMSK_DTERRM |\
<> 144:ef7eb2e8f9f7 1240 USB_OTG_HCINTMSK_AHBERR |\
<> 144:ef7eb2e8f9f7 1241 USB_OTG_HCINTMSK_NAKM ;
<> 144:ef7eb2e8f9f7 1242
<> 144:ef7eb2e8f9f7 1243 if (epnum & 0x80)
<> 144:ef7eb2e8f9f7 1244 {
<> 144:ef7eb2e8f9f7 1245 USBx_HC(ch_num)->HCINTMSK |= USB_OTG_HCINTMSK_BBERRM;
<> 144:ef7eb2e8f9f7 1246 }
<> 144:ef7eb2e8f9f7 1247 break;
<> 144:ef7eb2e8f9f7 1248
<> 144:ef7eb2e8f9f7 1249 case EP_TYPE_INTR:
<> 144:ef7eb2e8f9f7 1250
<> 144:ef7eb2e8f9f7 1251 USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM |\
<> 144:ef7eb2e8f9f7 1252 USB_OTG_HCINTMSK_STALLM |\
<> 144:ef7eb2e8f9f7 1253 USB_OTG_HCINTMSK_TXERRM |\
<> 144:ef7eb2e8f9f7 1254 USB_OTG_HCINTMSK_DTERRM |\
<> 144:ef7eb2e8f9f7 1255 USB_OTG_HCINTMSK_NAKM |\
<> 144:ef7eb2e8f9f7 1256 USB_OTG_HCINTMSK_AHBERR |\
<> 144:ef7eb2e8f9f7 1257 USB_OTG_HCINTMSK_FRMORM ;
<> 144:ef7eb2e8f9f7 1258
<> 144:ef7eb2e8f9f7 1259 if (epnum & 0x80)
<> 144:ef7eb2e8f9f7 1260 {
<> 144:ef7eb2e8f9f7 1261 USBx_HC(ch_num)->HCINTMSK |= USB_OTG_HCINTMSK_BBERRM;
<> 144:ef7eb2e8f9f7 1262 }
<> 144:ef7eb2e8f9f7 1263
<> 144:ef7eb2e8f9f7 1264 break;
<> 144:ef7eb2e8f9f7 1265 case EP_TYPE_ISOC:
<> 144:ef7eb2e8f9f7 1266
<> 144:ef7eb2e8f9f7 1267 USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM |\
<> 144:ef7eb2e8f9f7 1268 USB_OTG_HCINTMSK_ACKM |\
<> 144:ef7eb2e8f9f7 1269 USB_OTG_HCINTMSK_AHBERR |\
<> 144:ef7eb2e8f9f7 1270 USB_OTG_HCINTMSK_FRMORM ;
<> 144:ef7eb2e8f9f7 1271
<> 144:ef7eb2e8f9f7 1272 if (epnum & 0x80)
<> 144:ef7eb2e8f9f7 1273 {
<> 144:ef7eb2e8f9f7 1274 USBx_HC(ch_num)->HCINTMSK |= (USB_OTG_HCINTMSK_TXERRM | USB_OTG_HCINTMSK_BBERRM);
<> 144:ef7eb2e8f9f7 1275 }
<> 144:ef7eb2e8f9f7 1276 break;
<> 144:ef7eb2e8f9f7 1277 }
<> 144:ef7eb2e8f9f7 1278
<> 144:ef7eb2e8f9f7 1279 /* Enable the top level host channel interrupt. */
<> 144:ef7eb2e8f9f7 1280 USBx_HOST->HAINTMSK |= (1 << ch_num);
<> 144:ef7eb2e8f9f7 1281
<> 144:ef7eb2e8f9f7 1282 /* Make sure host channel interrupts are enabled. */
<> 144:ef7eb2e8f9f7 1283 USBx->GINTMSK |= USB_OTG_GINTMSK_HCIM;
<> 144:ef7eb2e8f9f7 1284
<> 144:ef7eb2e8f9f7 1285 /* Program the HCCHAR register */
<> 144:ef7eb2e8f9f7 1286 USBx_HC(ch_num)->HCCHAR = (((dev_address << 22) & USB_OTG_HCCHAR_DAD) |\
<> 144:ef7eb2e8f9f7 1287 (((epnum & 0x7F)<< 11) & USB_OTG_HCCHAR_EPNUM)|\
<> 144:ef7eb2e8f9f7 1288 ((((epnum & 0x80) == 0x80)<< 15) & USB_OTG_HCCHAR_EPDIR)|\
<> 144:ef7eb2e8f9f7 1289 (((speed == HPRT0_PRTSPD_LOW_SPEED)<< 17) & USB_OTG_HCCHAR_LSDEV)|\
<> 144:ef7eb2e8f9f7 1290 ((ep_type << 18) & USB_OTG_HCCHAR_EPTYP)|\
<> 144:ef7eb2e8f9f7 1291 (mps & USB_OTG_HCCHAR_MPSIZ));
<> 144:ef7eb2e8f9f7 1292
<> 144:ef7eb2e8f9f7 1293 if (ep_type == EP_TYPE_INTR)
<> 144:ef7eb2e8f9f7 1294 {
<> 144:ef7eb2e8f9f7 1295 USBx_HC(ch_num)->HCCHAR |= USB_OTG_HCCHAR_ODDFRM ;
<> 144:ef7eb2e8f9f7 1296 }
<> 144:ef7eb2e8f9f7 1297
<> 144:ef7eb2e8f9f7 1298 return HAL_OK;
<> 144:ef7eb2e8f9f7 1299 }
<> 144:ef7eb2e8f9f7 1300
<> 144:ef7eb2e8f9f7 1301 /**
<> 144:ef7eb2e8f9f7 1302 * @brief Start a transfer over a host channel
<> 144:ef7eb2e8f9f7 1303 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1304 * @param hc: pointer to host channel structure
<> 144:ef7eb2e8f9f7 1305 * @param dma: USB dma enabled or disabled
<> 144:ef7eb2e8f9f7 1306 * This parameter can be one of these values:
<> 144:ef7eb2e8f9f7 1307 * 0 : DMA feature not used
<> 144:ef7eb2e8f9f7 1308 * 1 : DMA feature used
<> 144:ef7eb2e8f9f7 1309 * @retval HAL state
<> 144:ef7eb2e8f9f7 1310 */
<> 144:ef7eb2e8f9f7 1311 #if defined (__CC_ARM) /*!< ARM Compiler */
<> 144:ef7eb2e8f9f7 1312 #pragma O0
<> 144:ef7eb2e8f9f7 1313 #elif defined (__GNUC__) /*!< GNU Compiler */
<> 144:ef7eb2e8f9f7 1314 #pragma GCC optimize ("O0")
<> 144:ef7eb2e8f9f7 1315 #endif /* __CC_ARM */
<> 144:ef7eb2e8f9f7 1316 HAL_StatusTypeDef USB_HC_StartXfer(USB_OTG_GlobalTypeDef *USBx, USB_OTG_HCTypeDef *hc, uint8_t dma)
<> 144:ef7eb2e8f9f7 1317 {
<> 144:ef7eb2e8f9f7 1318 uint8_t is_oddframe = 0;
<> 144:ef7eb2e8f9f7 1319 uint16_t len_words = 0;
<> 144:ef7eb2e8f9f7 1320 uint16_t num_packets = 0;
<> 144:ef7eb2e8f9f7 1321 uint16_t max_hc_pkt_count = 256;
<> 144:ef7eb2e8f9f7 1322 uint32_t tmpreg = 0;
<> 144:ef7eb2e8f9f7 1323
<> 144:ef7eb2e8f9f7 1324 /* Compute the expected number of packets associated to the transfer */
<> 144:ef7eb2e8f9f7 1325 if (hc->xfer_len > 0)
<> 144:ef7eb2e8f9f7 1326 {
<> 144:ef7eb2e8f9f7 1327 num_packets = (hc->xfer_len + hc->max_packet - 1) / hc->max_packet;
<> 144:ef7eb2e8f9f7 1328
<> 144:ef7eb2e8f9f7 1329 if (num_packets > max_hc_pkt_count)
<> 144:ef7eb2e8f9f7 1330 {
<> 144:ef7eb2e8f9f7 1331 num_packets = max_hc_pkt_count;
<> 144:ef7eb2e8f9f7 1332 hc->xfer_len = num_packets * hc->max_packet;
<> 144:ef7eb2e8f9f7 1333 }
<> 144:ef7eb2e8f9f7 1334 }
<> 144:ef7eb2e8f9f7 1335 else
<> 144:ef7eb2e8f9f7 1336 {
<> 144:ef7eb2e8f9f7 1337 num_packets = 1;
<> 144:ef7eb2e8f9f7 1338 }
<> 144:ef7eb2e8f9f7 1339 if (hc->ep_is_in)
<> 144:ef7eb2e8f9f7 1340 {
<> 144:ef7eb2e8f9f7 1341 hc->xfer_len = num_packets * hc->max_packet;
<> 144:ef7eb2e8f9f7 1342 }
<> 144:ef7eb2e8f9f7 1343
<> 144:ef7eb2e8f9f7 1344 /* Initialize the HCTSIZn register */
<> 144:ef7eb2e8f9f7 1345 USBx_HC(hc->ch_num)->HCTSIZ = (((hc->xfer_len) & USB_OTG_HCTSIZ_XFRSIZ)) |\
<> 144:ef7eb2e8f9f7 1346 ((num_packets << 19) & USB_OTG_HCTSIZ_PKTCNT) |\
<> 144:ef7eb2e8f9f7 1347 (((hc->data_pid) << 29) & USB_OTG_HCTSIZ_DPID);
<> 144:ef7eb2e8f9f7 1348
<> 144:ef7eb2e8f9f7 1349 if (dma)
<> 144:ef7eb2e8f9f7 1350 {
<> 144:ef7eb2e8f9f7 1351 /* xfer_buff MUST be 32-bits aligned */
<> 144:ef7eb2e8f9f7 1352 USBx_HC(hc->ch_num)->HCDMA = (uint32_t)hc->xfer_buff;
<> 144:ef7eb2e8f9f7 1353 }
<> 144:ef7eb2e8f9f7 1354
<> 144:ef7eb2e8f9f7 1355 is_oddframe = (USBx_HOST->HFNUM & 0x01) ? 0 : 1;
<> 144:ef7eb2e8f9f7 1356 USBx_HC(hc->ch_num)->HCCHAR &= ~USB_OTG_HCCHAR_ODDFRM;
<> 144:ef7eb2e8f9f7 1357 USBx_HC(hc->ch_num)->HCCHAR |= (is_oddframe << 29);
<> 144:ef7eb2e8f9f7 1358
<> 144:ef7eb2e8f9f7 1359 /* Set host channel enable */
<> 144:ef7eb2e8f9f7 1360 tmpreg = USBx_HC(hc->ch_num)->HCCHAR;
<> 144:ef7eb2e8f9f7 1361 tmpreg &= ~USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1362 tmpreg |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1363 USBx_HC(hc->ch_num)->HCCHAR = tmpreg;
<> 144:ef7eb2e8f9f7 1364
<> 144:ef7eb2e8f9f7 1365 if (dma == 0) /* Slave mode */
<> 144:ef7eb2e8f9f7 1366 {
<> 144:ef7eb2e8f9f7 1367 if((hc->ep_is_in == 0) && (hc->xfer_len > 0))
<> 144:ef7eb2e8f9f7 1368 {
<> 144:ef7eb2e8f9f7 1369 switch(hc->ep_type)
<> 144:ef7eb2e8f9f7 1370 {
<> 144:ef7eb2e8f9f7 1371 /* Non periodic transfer */
<> 144:ef7eb2e8f9f7 1372 case EP_TYPE_CTRL:
<> 144:ef7eb2e8f9f7 1373 case EP_TYPE_BULK:
<> 144:ef7eb2e8f9f7 1374
<> 144:ef7eb2e8f9f7 1375 len_words = (hc->xfer_len + 3) / 4;
<> 144:ef7eb2e8f9f7 1376
<> 144:ef7eb2e8f9f7 1377 /* check if there is enough space in FIFO space */
<> 144:ef7eb2e8f9f7 1378 if(len_words > (USBx->HNPTXSTS & 0xFFFF))
<> 144:ef7eb2e8f9f7 1379 {
<> 144:ef7eb2e8f9f7 1380 /* need to process data in nptxfempty interrupt */
<> 144:ef7eb2e8f9f7 1381 USBx->GINTMSK |= USB_OTG_GINTMSK_NPTXFEM;
<> 144:ef7eb2e8f9f7 1382 }
<> 144:ef7eb2e8f9f7 1383 break;
<> 144:ef7eb2e8f9f7 1384 /* Periodic transfer */
<> 144:ef7eb2e8f9f7 1385 case EP_TYPE_INTR:
<> 144:ef7eb2e8f9f7 1386 case EP_TYPE_ISOC:
<> 144:ef7eb2e8f9f7 1387 len_words = (hc->xfer_len + 3) / 4;
<> 144:ef7eb2e8f9f7 1388 /* check if there is enough space in FIFO space */
<> 144:ef7eb2e8f9f7 1389 if(len_words > (USBx_HOST->HPTXSTS & 0xFFFF)) /* split the transfer */
<> 144:ef7eb2e8f9f7 1390 {
<> 144:ef7eb2e8f9f7 1391 /* need to process data in ptxfempty interrupt */
<> 144:ef7eb2e8f9f7 1392 USBx->GINTMSK |= USB_OTG_GINTMSK_PTXFEM;
<> 144:ef7eb2e8f9f7 1393 }
<> 144:ef7eb2e8f9f7 1394 break;
<> 144:ef7eb2e8f9f7 1395
<> 144:ef7eb2e8f9f7 1396 default:
<> 144:ef7eb2e8f9f7 1397 break;
<> 144:ef7eb2e8f9f7 1398 }
<> 144:ef7eb2e8f9f7 1399
<> 144:ef7eb2e8f9f7 1400 /* Write packet into the Tx FIFO. */
<> 144:ef7eb2e8f9f7 1401 USB_WritePacket(USBx, hc->xfer_buff, hc->ch_num, hc->xfer_len, 0);
<> 144:ef7eb2e8f9f7 1402 }
<> 144:ef7eb2e8f9f7 1403 }
<> 144:ef7eb2e8f9f7 1404
<> 144:ef7eb2e8f9f7 1405 return HAL_OK;
<> 144:ef7eb2e8f9f7 1406 }
<> 144:ef7eb2e8f9f7 1407
<> 144:ef7eb2e8f9f7 1408 /**
<> 144:ef7eb2e8f9f7 1409 * @brief Read all host channel interrupts status
<> 144:ef7eb2e8f9f7 1410 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1411 * @retval HAL state
<> 144:ef7eb2e8f9f7 1412 */
<> 144:ef7eb2e8f9f7 1413 uint32_t USB_HC_ReadInterrupt (USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1414 {
<> 144:ef7eb2e8f9f7 1415 return ((USBx_HOST->HAINT) & 0xFFFF);
<> 144:ef7eb2e8f9f7 1416 }
<> 144:ef7eb2e8f9f7 1417
<> 144:ef7eb2e8f9f7 1418 /**
<> 144:ef7eb2e8f9f7 1419 * @brief Halt a host channel
<> 144:ef7eb2e8f9f7 1420 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1421 * @param hc_num: Host Channel number
<> 144:ef7eb2e8f9f7 1422 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 1423 * @retval HAL state
<> 144:ef7eb2e8f9f7 1424 */
<> 144:ef7eb2e8f9f7 1425 HAL_StatusTypeDef USB_HC_Halt(USB_OTG_GlobalTypeDef *USBx , uint8_t hc_num)
<> 144:ef7eb2e8f9f7 1426 {
<> 144:ef7eb2e8f9f7 1427 uint32_t count = 0;
<> 144:ef7eb2e8f9f7 1428
<> 144:ef7eb2e8f9f7 1429 /* Check for space in the request queue to issue the halt. */
<> 144:ef7eb2e8f9f7 1430 if (((USBx_HC(hc_num)->HCCHAR) & (HCCHAR_CTRL << 18)) || ((USBx_HC(hc_num)->HCCHAR) & (HCCHAR_BULK << 18)))
<> 144:ef7eb2e8f9f7 1431 {
<> 144:ef7eb2e8f9f7 1432 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1433
<> 144:ef7eb2e8f9f7 1434 if ((USBx->HNPTXSTS & 0xFFFF) == 0)
<> 144:ef7eb2e8f9f7 1435 {
<> 144:ef7eb2e8f9f7 1436 USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1437 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1438 USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_EPDIR;
<> 144:ef7eb2e8f9f7 1439 do
<> 144:ef7eb2e8f9f7 1440 {
<> 144:ef7eb2e8f9f7 1441 if (++count > 1000)
<> 144:ef7eb2e8f9f7 1442 {
<> 144:ef7eb2e8f9f7 1443 break;
<> 144:ef7eb2e8f9f7 1444 }
<> 144:ef7eb2e8f9f7 1445 }
<> 144:ef7eb2e8f9f7 1446 while ((USBx_HC(hc_num)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<> 144:ef7eb2e8f9f7 1447 }
<> 144:ef7eb2e8f9f7 1448 else
<> 144:ef7eb2e8f9f7 1449 {
<> 144:ef7eb2e8f9f7 1450 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1451 }
<> 144:ef7eb2e8f9f7 1452 }
<> 144:ef7eb2e8f9f7 1453 else
<> 144:ef7eb2e8f9f7 1454 {
<> 144:ef7eb2e8f9f7 1455 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1456
<> 144:ef7eb2e8f9f7 1457 if ((USBx_HOST->HPTXSTS & 0xFFFF) == 0)
<> 144:ef7eb2e8f9f7 1458 {
<> 144:ef7eb2e8f9f7 1459 USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1460 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1461 USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_EPDIR;
<> 144:ef7eb2e8f9f7 1462 do
<> 144:ef7eb2e8f9f7 1463 {
<> 144:ef7eb2e8f9f7 1464 if (++count > 1000)
<> 144:ef7eb2e8f9f7 1465 {
<> 144:ef7eb2e8f9f7 1466 break;
<> 144:ef7eb2e8f9f7 1467 }
<> 144:ef7eb2e8f9f7 1468 }
<> 144:ef7eb2e8f9f7 1469 while ((USBx_HC(hc_num)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<> 144:ef7eb2e8f9f7 1470 }
<> 144:ef7eb2e8f9f7 1471 else
<> 144:ef7eb2e8f9f7 1472 {
<> 144:ef7eb2e8f9f7 1473 USBx_HC(hc_num)->HCCHAR |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1474 }
<> 144:ef7eb2e8f9f7 1475 }
<> 144:ef7eb2e8f9f7 1476
<> 144:ef7eb2e8f9f7 1477 return HAL_OK;
<> 144:ef7eb2e8f9f7 1478 }
<> 144:ef7eb2e8f9f7 1479
<> 144:ef7eb2e8f9f7 1480 /**
<> 144:ef7eb2e8f9f7 1481 * @brief Initiate Do Ping protocol
<> 144:ef7eb2e8f9f7 1482 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1483 * @param hc_num: Host Channel number
<> 144:ef7eb2e8f9f7 1484 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 1485 * @retval HAL state
<> 144:ef7eb2e8f9f7 1486 */
<> 144:ef7eb2e8f9f7 1487 HAL_StatusTypeDef USB_DoPing(USB_OTG_GlobalTypeDef *USBx , uint8_t ch_num)
<> 144:ef7eb2e8f9f7 1488 {
<> 144:ef7eb2e8f9f7 1489 uint8_t num_packets = 1;
<> 144:ef7eb2e8f9f7 1490 uint32_t tmpreg = 0;
<> 144:ef7eb2e8f9f7 1491
<> 144:ef7eb2e8f9f7 1492 USBx_HC(ch_num)->HCTSIZ = ((num_packets << 19) & USB_OTG_HCTSIZ_PKTCNT) |\
<> 144:ef7eb2e8f9f7 1493 USB_OTG_HCTSIZ_DOPING;
<> 144:ef7eb2e8f9f7 1494
<> 144:ef7eb2e8f9f7 1495 /* Set host channel enable */
<> 144:ef7eb2e8f9f7 1496 tmpreg = USBx_HC(ch_num)->HCCHAR;
<> 144:ef7eb2e8f9f7 1497 tmpreg &= ~USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1498 tmpreg |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1499 USBx_HC(ch_num)->HCCHAR = tmpreg;
<> 144:ef7eb2e8f9f7 1500
<> 144:ef7eb2e8f9f7 1501 return HAL_OK;
<> 144:ef7eb2e8f9f7 1502 }
<> 144:ef7eb2e8f9f7 1503
<> 144:ef7eb2e8f9f7 1504 /**
<> 144:ef7eb2e8f9f7 1505 * @brief Stop Host Core
<> 144:ef7eb2e8f9f7 1506 * @param USBx: Selected device
<> 144:ef7eb2e8f9f7 1507 * @retval HAL state
<> 144:ef7eb2e8f9f7 1508 */
<> 144:ef7eb2e8f9f7 1509 HAL_StatusTypeDef USB_StopHost(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1510 {
<> 144:ef7eb2e8f9f7 1511 uint8_t index;
<> 144:ef7eb2e8f9f7 1512 uint32_t count = 0;
<> 144:ef7eb2e8f9f7 1513 uint32_t value = 0;
<> 144:ef7eb2e8f9f7 1514
<> 144:ef7eb2e8f9f7 1515 USB_DisableGlobalInt(USBx);
<> 144:ef7eb2e8f9f7 1516
<> 144:ef7eb2e8f9f7 1517 /* Flush FIFO */
<> 144:ef7eb2e8f9f7 1518 USB_FlushTxFifo(USBx, 0x10);
<> 144:ef7eb2e8f9f7 1519 USB_FlushRxFifo(USBx);
<> 144:ef7eb2e8f9f7 1520
<> 144:ef7eb2e8f9f7 1521 /* Flush out any leftover queued requests. */
<> 144:ef7eb2e8f9f7 1522 for (index = 0; index <= 15; index++)
<> 144:ef7eb2e8f9f7 1523 {
<> 144:ef7eb2e8f9f7 1524 value = USBx_HC(index)->HCCHAR;
<> 144:ef7eb2e8f9f7 1525 value |= USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1526 value &= ~USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1527 value &= ~USB_OTG_HCCHAR_EPDIR;
<> 144:ef7eb2e8f9f7 1528 USBx_HC(index)->HCCHAR = value;
<> 144:ef7eb2e8f9f7 1529 }
<> 144:ef7eb2e8f9f7 1530
<> 144:ef7eb2e8f9f7 1531 /* Halt all channels to put them into a known state. */
<> 144:ef7eb2e8f9f7 1532 for (index = 0; index <= 15; index++)
<> 144:ef7eb2e8f9f7 1533 {
<> 144:ef7eb2e8f9f7 1534 value = USBx_HC(index)->HCCHAR ;
<> 144:ef7eb2e8f9f7 1535 value |= USB_OTG_HCCHAR_CHDIS;
<> 144:ef7eb2e8f9f7 1536 value |= USB_OTG_HCCHAR_CHENA;
<> 144:ef7eb2e8f9f7 1537 value &= ~USB_OTG_HCCHAR_EPDIR;
<> 144:ef7eb2e8f9f7 1538 USBx_HC(index)->HCCHAR = value;
<> 144:ef7eb2e8f9f7 1539
<> 144:ef7eb2e8f9f7 1540 USBx_HC(index)->HCCHAR = value;
<> 144:ef7eb2e8f9f7 1541 do
<> 144:ef7eb2e8f9f7 1542 {
<> 144:ef7eb2e8f9f7 1543 if (++count > 1000)
<> 144:ef7eb2e8f9f7 1544 {
<> 144:ef7eb2e8f9f7 1545 break;
<> 144:ef7eb2e8f9f7 1546 }
<> 144:ef7eb2e8f9f7 1547 }
<> 144:ef7eb2e8f9f7 1548 while ((USBx_HC(index)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<> 144:ef7eb2e8f9f7 1549 }
<> 144:ef7eb2e8f9f7 1550
<> 144:ef7eb2e8f9f7 1551 /* Clear any pending Host interrupts */
<> 144:ef7eb2e8f9f7 1552 USBx_HOST->HAINT = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 1553 USBx->GINTSTS = 0xFFFFFFFF;
<> 144:ef7eb2e8f9f7 1554 USB_EnableGlobalInt(USBx);
<> 144:ef7eb2e8f9f7 1555 return HAL_OK;
<> 144:ef7eb2e8f9f7 1556 }
<> 144:ef7eb2e8f9f7 1557
<> 144:ef7eb2e8f9f7 1558 /**
<> 144:ef7eb2e8f9f7 1559 * @brief USB_ActivateRemoteWakeup : active remote wakeup signalling
<> 144:ef7eb2e8f9f7 1560 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1561 * @retval HAL status
<> 144:ef7eb2e8f9f7 1562 */
<> 144:ef7eb2e8f9f7 1563 HAL_StatusTypeDef USB_ActivateRemoteWakeup(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1564 {
<> 144:ef7eb2e8f9f7 1565 if((USBx_DEVICE->DSTS & USB_OTG_DSTS_SUSPSTS) == USB_OTG_DSTS_SUSPSTS)
<> 144:ef7eb2e8f9f7 1566 {
<> 144:ef7eb2e8f9f7 1567 /* active Remote wakeup signalling */
<> 144:ef7eb2e8f9f7 1568 USBx_DEVICE->DCTL |= USB_OTG_DCTL_RWUSIG;
<> 144:ef7eb2e8f9f7 1569 }
<> 144:ef7eb2e8f9f7 1570 return HAL_OK;
<> 144:ef7eb2e8f9f7 1571 }
<> 144:ef7eb2e8f9f7 1572
<> 144:ef7eb2e8f9f7 1573 /**
<> 144:ef7eb2e8f9f7 1574 * @brief USB_DeActivateRemoteWakeup : de-active remote wakeup signalling
<> 144:ef7eb2e8f9f7 1575 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1576 * @retval HAL status
<> 144:ef7eb2e8f9f7 1577 */
<> 144:ef7eb2e8f9f7 1578 HAL_StatusTypeDef USB_DeActivateRemoteWakeup(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 1579 {
<> 144:ef7eb2e8f9f7 1580 /* active Remote wakeup signalling */
<> 144:ef7eb2e8f9f7 1581 USBx_DEVICE->DCTL &= ~(USB_OTG_DCTL_RWUSIG);
<> 144:ef7eb2e8f9f7 1582 return HAL_OK;
<> 144:ef7eb2e8f9f7 1583 }
<> 144:ef7eb2e8f9f7 1584
<> 144:ef7eb2e8f9f7 1585 #endif /* USB_OTG_FS */
<> 144:ef7eb2e8f9f7 1586
<> 144:ef7eb2e8f9f7 1587 /*==============================================================================
<> 144:ef7eb2e8f9f7 1588 USB Device FS peripheral available on STM32L432xx, STM32L433xx, STM32L442xx)
<> 144:ef7eb2e8f9f7 1589 and STM32L443xx devices
<> 144:ef7eb2e8f9f7 1590 ==============================================================================*/
<> 144:ef7eb2e8f9f7 1591 #if defined (USB)
<> 144:ef7eb2e8f9f7 1592 /**
<> 144:ef7eb2e8f9f7 1593 * @brief Initializes the USB Core
<> 144:ef7eb2e8f9f7 1594 * @param USBx: USB Instance
<> 144:ef7eb2e8f9f7 1595 * @param cfg : pointer to a USB_CfgTypeDef structure that contains
<> 144:ef7eb2e8f9f7 1596 * the configuration information for the specified USBx peripheral.
<> 144:ef7eb2e8f9f7 1597 * @retval HAL status
<> 144:ef7eb2e8f9f7 1598 */
<> 144:ef7eb2e8f9f7 1599 HAL_StatusTypeDef USB_CoreInit(USB_TypeDef *USBx, USB_CfgTypeDef cfg)
<> 144:ef7eb2e8f9f7 1600 {
<> 144:ef7eb2e8f9f7 1601 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 1602 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 1603 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 1604 */
<> 144:ef7eb2e8f9f7 1605
<> 144:ef7eb2e8f9f7 1606 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1607 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 1608 UNUSED(cfg);
<> 144:ef7eb2e8f9f7 1609
<> 144:ef7eb2e8f9f7 1610 return HAL_OK;
<> 144:ef7eb2e8f9f7 1611 }
<> 144:ef7eb2e8f9f7 1612
<> 144:ef7eb2e8f9f7 1613 /**
<> 144:ef7eb2e8f9f7 1614 * @brief USB_EnableGlobalInt
<> 144:ef7eb2e8f9f7 1615 * Enables the controller's Global Int in the AHB Config reg
<> 144:ef7eb2e8f9f7 1616 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1617 * @retval HAL status
<> 144:ef7eb2e8f9f7 1618 */
<> 144:ef7eb2e8f9f7 1619 HAL_StatusTypeDef USB_EnableGlobalInt(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 1620 {
<> 144:ef7eb2e8f9f7 1621 uint32_t winterruptmask = 0;
<> 144:ef7eb2e8f9f7 1622
<> 144:ef7eb2e8f9f7 1623 /* Set winterruptmask variable */
<> 144:ef7eb2e8f9f7 1624 winterruptmask = USB_CNTR_CTRM | USB_CNTR_WKUPM | USB_CNTR_SUSPM | USB_CNTR_ERRM \
<> 144:ef7eb2e8f9f7 1625 | USB_CNTR_ESOFM | USB_CNTR_RESETM;
<> 144:ef7eb2e8f9f7 1626
<> 144:ef7eb2e8f9f7 1627 /* Set interrupt mask */
<> 144:ef7eb2e8f9f7 1628 USBx->CNTR |= winterruptmask;
<> 144:ef7eb2e8f9f7 1629
<> 144:ef7eb2e8f9f7 1630 return HAL_OK;
<> 144:ef7eb2e8f9f7 1631 }
<> 144:ef7eb2e8f9f7 1632
<> 144:ef7eb2e8f9f7 1633 /**
<> 144:ef7eb2e8f9f7 1634 * @brief USB_DisableGlobalInt
<> 144:ef7eb2e8f9f7 1635 * Disable the controller's Global Int in the AHB Config reg
<> 144:ef7eb2e8f9f7 1636 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1637 * @retval HAL status
<> 144:ef7eb2e8f9f7 1638 */
<> 144:ef7eb2e8f9f7 1639 HAL_StatusTypeDef USB_DisableGlobalInt(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 1640 {
<> 144:ef7eb2e8f9f7 1641 uint32_t winterruptmask = 0;
<> 144:ef7eb2e8f9f7 1642
<> 144:ef7eb2e8f9f7 1643 /* Set winterruptmask variable */
<> 144:ef7eb2e8f9f7 1644 winterruptmask = USB_CNTR_CTRM | USB_CNTR_WKUPM | USB_CNTR_SUSPM | USB_CNTR_ERRM \
<> 144:ef7eb2e8f9f7 1645 | USB_CNTR_ESOFM | USB_CNTR_RESETM;
<> 144:ef7eb2e8f9f7 1646
<> 144:ef7eb2e8f9f7 1647 /* Clear interrupt mask */
<> 144:ef7eb2e8f9f7 1648 USBx->CNTR &= ~winterruptmask;
<> 144:ef7eb2e8f9f7 1649
<> 144:ef7eb2e8f9f7 1650 return HAL_OK;
<> 144:ef7eb2e8f9f7 1651 }
<> 144:ef7eb2e8f9f7 1652
<> 144:ef7eb2e8f9f7 1653 /**
<> 144:ef7eb2e8f9f7 1654 * @brief USB_SetCurrentMode : Set functional mode
<> 144:ef7eb2e8f9f7 1655 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1656 * @param mode : current core mode
<> 144:ef7eb2e8f9f7 1657 * This parameter can be one of the these values:
<> 144:ef7eb2e8f9f7 1658 * @arg USB_DEVICE_MODE: Peripheral mode mode
<> 144:ef7eb2e8f9f7 1659 * @retval HAL status
<> 144:ef7eb2e8f9f7 1660 */
<> 144:ef7eb2e8f9f7 1661 HAL_StatusTypeDef USB_SetCurrentMode(USB_TypeDef *USBx , USB_ModeTypeDef mode)
<> 144:ef7eb2e8f9f7 1662 {
<> 144:ef7eb2e8f9f7 1663 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 1664 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 1665 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 1666 */
<> 144:ef7eb2e8f9f7 1667
<> 144:ef7eb2e8f9f7 1668 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1669 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 1670 UNUSED(mode);
<> 144:ef7eb2e8f9f7 1671
<> 144:ef7eb2e8f9f7 1672 return HAL_OK;
<> 144:ef7eb2e8f9f7 1673 }
<> 144:ef7eb2e8f9f7 1674
<> 144:ef7eb2e8f9f7 1675 /**
<> 144:ef7eb2e8f9f7 1676 * @brief USB_DevInit : Initializes the USB controller registers
<> 144:ef7eb2e8f9f7 1677 * for device mode
<> 144:ef7eb2e8f9f7 1678 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1679 * @param cfg : pointer to a USB_CfgTypeDef structure that contains
<> 144:ef7eb2e8f9f7 1680 * the configuration information for the specified USBx peripheral.
<> 144:ef7eb2e8f9f7 1681 * @retval HAL status
<> 144:ef7eb2e8f9f7 1682 */
<> 144:ef7eb2e8f9f7 1683 HAL_StatusTypeDef USB_DevInit (USB_TypeDef *USBx, USB_CfgTypeDef cfg)
<> 144:ef7eb2e8f9f7 1684 {
<> 144:ef7eb2e8f9f7 1685 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1686 UNUSED(cfg);
<> 144:ef7eb2e8f9f7 1687
<> 144:ef7eb2e8f9f7 1688 /* Init Device */
<> 144:ef7eb2e8f9f7 1689 /*CNTR_FRES = 1*/
<> 144:ef7eb2e8f9f7 1690 USBx->CNTR = USB_CNTR_FRES;
<> 144:ef7eb2e8f9f7 1691
<> 144:ef7eb2e8f9f7 1692 /*CNTR_FRES = 0*/
<> 144:ef7eb2e8f9f7 1693 USBx->CNTR = 0;
<> 144:ef7eb2e8f9f7 1694
<> 144:ef7eb2e8f9f7 1695 /*Clear pending interrupts*/
<> 144:ef7eb2e8f9f7 1696 USBx->ISTR = 0;
<> 144:ef7eb2e8f9f7 1697
<> 144:ef7eb2e8f9f7 1698 /*Set Btable Address*/
<> 144:ef7eb2e8f9f7 1699 USBx->BTABLE = BTABLE_ADDRESS;
<> 144:ef7eb2e8f9f7 1700
<> 144:ef7eb2e8f9f7 1701 return HAL_OK;
<> 144:ef7eb2e8f9f7 1702 }
<> 144:ef7eb2e8f9f7 1703
<> 144:ef7eb2e8f9f7 1704 /**
<> 144:ef7eb2e8f9f7 1705 * @brief USB_FlushTxFifo : Flush a Tx FIFO
<> 144:ef7eb2e8f9f7 1706 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1707 * @param num : FIFO number
<> 144:ef7eb2e8f9f7 1708 * This parameter can be a value from 1 to 15
<> 144:ef7eb2e8f9f7 1709 15 means Flush all Tx FIFOs
<> 144:ef7eb2e8f9f7 1710 * @retval HAL status
<> 144:ef7eb2e8f9f7 1711 */
<> 144:ef7eb2e8f9f7 1712 HAL_StatusTypeDef USB_FlushTxFifo (USB_TypeDef *USBx, uint32_t num )
<> 144:ef7eb2e8f9f7 1713 {
<> 144:ef7eb2e8f9f7 1714 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 1715 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 1716 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 1717 */
<> 144:ef7eb2e8f9f7 1718
<> 144:ef7eb2e8f9f7 1719 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1720 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 1721 UNUSED(num);
<> 144:ef7eb2e8f9f7 1722
<> 144:ef7eb2e8f9f7 1723 return HAL_OK;
<> 144:ef7eb2e8f9f7 1724 }
<> 144:ef7eb2e8f9f7 1725
<> 144:ef7eb2e8f9f7 1726 /**
<> 144:ef7eb2e8f9f7 1727 * @brief USB_FlushRxFifo : Flush Rx FIFO
<> 144:ef7eb2e8f9f7 1728 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1729 * @retval HAL status
<> 144:ef7eb2e8f9f7 1730 */
<> 144:ef7eb2e8f9f7 1731 HAL_StatusTypeDef USB_FlushRxFifo(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 1732 {
<> 144:ef7eb2e8f9f7 1733 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 1734 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 1735 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 1736 */
<> 144:ef7eb2e8f9f7 1737
<> 144:ef7eb2e8f9f7 1738 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1739 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 1740
<> 144:ef7eb2e8f9f7 1741 return HAL_OK;
<> 144:ef7eb2e8f9f7 1742 }
<> 144:ef7eb2e8f9f7 1743
<> 144:ef7eb2e8f9f7 1744 /**
<> 144:ef7eb2e8f9f7 1745 * @brief Activate and configure an endpoint
<> 144:ef7eb2e8f9f7 1746 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1747 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 1748 * @retval HAL status
<> 144:ef7eb2e8f9f7 1749 */
<> 144:ef7eb2e8f9f7 1750 HAL_StatusTypeDef USB_ActivateEndpoint(USB_TypeDef *USBx, USB_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 1751 {
<> 144:ef7eb2e8f9f7 1752 /* initialize Endpoint */
<> 144:ef7eb2e8f9f7 1753 switch (ep->type)
<> 144:ef7eb2e8f9f7 1754 {
<> 144:ef7eb2e8f9f7 1755 case EP_TYPE_CTRL:
<> 144:ef7eb2e8f9f7 1756 PCD_SET_EPTYPE(USBx, ep->num, USB_EP_CONTROL);
<> 144:ef7eb2e8f9f7 1757 break;
<> 144:ef7eb2e8f9f7 1758 case EP_TYPE_BULK:
<> 144:ef7eb2e8f9f7 1759 PCD_SET_EPTYPE(USBx, ep->num, USB_EP_BULK);
<> 144:ef7eb2e8f9f7 1760 break;
<> 144:ef7eb2e8f9f7 1761 case EP_TYPE_INTR:
<> 144:ef7eb2e8f9f7 1762 PCD_SET_EPTYPE(USBx, ep->num, USB_EP_INTERRUPT);
<> 144:ef7eb2e8f9f7 1763 break;
<> 144:ef7eb2e8f9f7 1764 case EP_TYPE_ISOC:
<> 144:ef7eb2e8f9f7 1765 PCD_SET_EPTYPE(USBx, ep->num, USB_EP_ISOCHRONOUS);
<> 144:ef7eb2e8f9f7 1766 break;
<> 144:ef7eb2e8f9f7 1767 default:
<> 144:ef7eb2e8f9f7 1768 break;
<> 144:ef7eb2e8f9f7 1769 }
<> 144:ef7eb2e8f9f7 1770
<> 144:ef7eb2e8f9f7 1771 PCD_SET_EP_ADDRESS(USBx, ep->num, ep->num);
<> 144:ef7eb2e8f9f7 1772
<> 144:ef7eb2e8f9f7 1773 if (ep->doublebuffer == 0)
<> 144:ef7eb2e8f9f7 1774 {
<> 144:ef7eb2e8f9f7 1775 if (ep->is_in)
<> 144:ef7eb2e8f9f7 1776 {
<> 144:ef7eb2e8f9f7 1777 /*Set the endpoint Transmit buffer address */
<> 144:ef7eb2e8f9f7 1778 PCD_SET_EP_TX_ADDRESS(USBx, ep->num, ep->pmaadress);
<> 144:ef7eb2e8f9f7 1779 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1780 /* Configure NAK status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1781 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_NAK);
<> 144:ef7eb2e8f9f7 1782 }
<> 144:ef7eb2e8f9f7 1783 else
<> 144:ef7eb2e8f9f7 1784 {
<> 144:ef7eb2e8f9f7 1785 /*Set the endpoint Receive buffer address */
<> 144:ef7eb2e8f9f7 1786 PCD_SET_EP_RX_ADDRESS(USBx, ep->num, ep->pmaadress);
<> 144:ef7eb2e8f9f7 1787 /*Set the endpoint Receive buffer counter*/
<> 144:ef7eb2e8f9f7 1788 PCD_SET_EP_RX_CNT(USBx, ep->num, ep->maxpacket);
<> 144:ef7eb2e8f9f7 1789 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1790 /* Configure VALID status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1791 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_VALID);
<> 144:ef7eb2e8f9f7 1792 }
<> 144:ef7eb2e8f9f7 1793 }
<> 144:ef7eb2e8f9f7 1794 /*Double Buffer*/
<> 144:ef7eb2e8f9f7 1795 else
<> 144:ef7eb2e8f9f7 1796 {
<> 144:ef7eb2e8f9f7 1797 /*Set the endpoint as double buffered*/
<> 144:ef7eb2e8f9f7 1798 PCD_SET_EP_DBUF(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1799 /*Set buffer address for double buffered mode*/
<> 144:ef7eb2e8f9f7 1800 PCD_SET_EP_DBUF_ADDR(USBx, ep->num,ep->pmaaddr0, ep->pmaaddr1);
<> 144:ef7eb2e8f9f7 1801
<> 144:ef7eb2e8f9f7 1802 if (ep->is_in==0)
<> 144:ef7eb2e8f9f7 1803 {
<> 144:ef7eb2e8f9f7 1804 /* Clear the data toggle bits for the endpoint IN/OUT*/
<> 144:ef7eb2e8f9f7 1805 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1806 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1807
<> 144:ef7eb2e8f9f7 1808 /* Reset value of the data toggle bits for the endpoint out*/
<> 144:ef7eb2e8f9f7 1809 PCD_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1810
<> 144:ef7eb2e8f9f7 1811 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_VALID);
<> 144:ef7eb2e8f9f7 1812 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_DIS);
<> 144:ef7eb2e8f9f7 1813 }
<> 144:ef7eb2e8f9f7 1814 else
<> 144:ef7eb2e8f9f7 1815 {
<> 144:ef7eb2e8f9f7 1816 /* Clear the data toggle bits for the endpoint IN/OUT*/
<> 144:ef7eb2e8f9f7 1817 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1818 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1819 PCD_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1820 /* Configure DISABLE status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1821 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_DIS);
<> 144:ef7eb2e8f9f7 1822 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_DIS);
<> 144:ef7eb2e8f9f7 1823 }
<> 144:ef7eb2e8f9f7 1824 }
<> 144:ef7eb2e8f9f7 1825
<> 144:ef7eb2e8f9f7 1826 return HAL_OK;
<> 144:ef7eb2e8f9f7 1827 }
<> 144:ef7eb2e8f9f7 1828
<> 144:ef7eb2e8f9f7 1829 /**
<> 144:ef7eb2e8f9f7 1830 * @brief De-activate and de-initialize an endpoint
<> 144:ef7eb2e8f9f7 1831 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1832 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 1833 * @retval HAL status
<> 144:ef7eb2e8f9f7 1834 */
<> 144:ef7eb2e8f9f7 1835 HAL_StatusTypeDef USB_DeactivateEndpoint(USB_TypeDef *USBx, USB_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 1836 {
<> 144:ef7eb2e8f9f7 1837 if (ep->doublebuffer == 0)
<> 144:ef7eb2e8f9f7 1838 {
<> 144:ef7eb2e8f9f7 1839 if (ep->is_in)
<> 144:ef7eb2e8f9f7 1840 {
<> 144:ef7eb2e8f9f7 1841 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1842 /* Configure DISABLE status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1843 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_DIS);
<> 144:ef7eb2e8f9f7 1844 }
<> 144:ef7eb2e8f9f7 1845 else
<> 144:ef7eb2e8f9f7 1846 {
<> 144:ef7eb2e8f9f7 1847 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1848 /* Configure DISABLE status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1849 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_DIS);
<> 144:ef7eb2e8f9f7 1850 }
<> 144:ef7eb2e8f9f7 1851 }
<> 144:ef7eb2e8f9f7 1852 /*Double Buffer*/
<> 144:ef7eb2e8f9f7 1853 else
<> 144:ef7eb2e8f9f7 1854 {
<> 144:ef7eb2e8f9f7 1855 if (ep->is_in==0)
<> 144:ef7eb2e8f9f7 1856 {
<> 144:ef7eb2e8f9f7 1857 /* Clear the data toggle bits for the endpoint IN/OUT*/
<> 144:ef7eb2e8f9f7 1858 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1859 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1860
<> 144:ef7eb2e8f9f7 1861 /* Reset value of the data toggle bits for the endpoint out*/
<> 144:ef7eb2e8f9f7 1862 PCD_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1863
<> 144:ef7eb2e8f9f7 1864 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_DIS);
<> 144:ef7eb2e8f9f7 1865 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_DIS);
<> 144:ef7eb2e8f9f7 1866 }
<> 144:ef7eb2e8f9f7 1867 else
<> 144:ef7eb2e8f9f7 1868 {
<> 144:ef7eb2e8f9f7 1869 /* Clear the data toggle bits for the endpoint IN/OUT*/
<> 144:ef7eb2e8f9f7 1870 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1871 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1872 PCD_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 1873 /* Configure DISABLE status for the Endpoint*/
<> 144:ef7eb2e8f9f7 1874 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_DIS);
<> 144:ef7eb2e8f9f7 1875 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_DIS);
<> 144:ef7eb2e8f9f7 1876 }
<> 144:ef7eb2e8f9f7 1877 }
<> 144:ef7eb2e8f9f7 1878
<> 144:ef7eb2e8f9f7 1879 return HAL_OK;
<> 144:ef7eb2e8f9f7 1880 }
<> 144:ef7eb2e8f9f7 1881
<> 144:ef7eb2e8f9f7 1882 /**
<> 144:ef7eb2e8f9f7 1883 * @brief USB_EPStartXfer : setup and starts a transfer over an EP
<> 144:ef7eb2e8f9f7 1884 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1885 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 1886 * @retval HAL status
<> 144:ef7eb2e8f9f7 1887 */
<> 144:ef7eb2e8f9f7 1888 HAL_StatusTypeDef USB_EPStartXfer(USB_TypeDef *USBx , USB_EPTypeDef *ep, uint8_t dma)
<> 144:ef7eb2e8f9f7 1889 {
<> 144:ef7eb2e8f9f7 1890 uint16_t pmabuffer = 0;
<> 144:ef7eb2e8f9f7 1891 uint32_t len = ep->xfer_len;
<> 144:ef7eb2e8f9f7 1892
<> 144:ef7eb2e8f9f7 1893 /* IN endpoint */
<> 144:ef7eb2e8f9f7 1894 if (ep->is_in == 1)
<> 144:ef7eb2e8f9f7 1895 {
<> 144:ef7eb2e8f9f7 1896 /*Multi packet transfer*/
<> 144:ef7eb2e8f9f7 1897 if (ep->xfer_len > ep->maxpacket)
<> 144:ef7eb2e8f9f7 1898 {
<> 144:ef7eb2e8f9f7 1899 len=ep->maxpacket;
<> 144:ef7eb2e8f9f7 1900 ep->xfer_len-=len;
<> 144:ef7eb2e8f9f7 1901 }
<> 144:ef7eb2e8f9f7 1902 else
<> 144:ef7eb2e8f9f7 1903 {
<> 144:ef7eb2e8f9f7 1904 len=ep->xfer_len;
<> 144:ef7eb2e8f9f7 1905 ep->xfer_len =0;
<> 144:ef7eb2e8f9f7 1906 }
<> 144:ef7eb2e8f9f7 1907
<> 144:ef7eb2e8f9f7 1908 /* configure and validate Tx endpoint */
<> 144:ef7eb2e8f9f7 1909 if (ep->doublebuffer == 0)
<> 144:ef7eb2e8f9f7 1910 {
<> 144:ef7eb2e8f9f7 1911 USB_WritePMA(USBx, ep->xfer_buff, ep->pmaadress, len);
<> 144:ef7eb2e8f9f7 1912 PCD_SET_EP_TX_CNT(USBx, ep->num, len);
<> 144:ef7eb2e8f9f7 1913 }
<> 144:ef7eb2e8f9f7 1914 else
<> 144:ef7eb2e8f9f7 1915 {
<> 144:ef7eb2e8f9f7 1916 /* Write the data to the USB endpoint */
<> 144:ef7eb2e8f9f7 1917 if (PCD_GET_ENDPOINT(USBx, ep->num)& USB_EP_DTOG_TX)
<> 144:ef7eb2e8f9f7 1918 {
<> 144:ef7eb2e8f9f7 1919 /* Set the Double buffer counter for pmabuffer1 */
<> 144:ef7eb2e8f9f7 1920 PCD_SET_EP_DBUF1_CNT(USBx, ep->num, ep->is_in, len);
<> 144:ef7eb2e8f9f7 1921 pmabuffer = ep->pmaaddr1;
<> 144:ef7eb2e8f9f7 1922 }
<> 144:ef7eb2e8f9f7 1923 else
<> 144:ef7eb2e8f9f7 1924 {
<> 144:ef7eb2e8f9f7 1925 /* Set the Double buffer counter for pmabuffer0 */
<> 144:ef7eb2e8f9f7 1926 PCD_SET_EP_DBUF0_CNT(USBx, ep->num, ep->is_in, len);
<> 144:ef7eb2e8f9f7 1927 pmabuffer = ep->pmaaddr0;
<> 144:ef7eb2e8f9f7 1928 }
<> 144:ef7eb2e8f9f7 1929 USB_WritePMA(USBx, ep->xfer_buff, pmabuffer, len);
<> 144:ef7eb2e8f9f7 1930 PCD_FreeUserBuffer(USBx, ep->num, ep->is_in);
<> 144:ef7eb2e8f9f7 1931 }
<> 144:ef7eb2e8f9f7 1932
<> 144:ef7eb2e8f9f7 1933 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_VALID);
<> 144:ef7eb2e8f9f7 1934 }
<> 144:ef7eb2e8f9f7 1935 else /* OUT endpoint */
<> 144:ef7eb2e8f9f7 1936 {
<> 144:ef7eb2e8f9f7 1937 /* Multi packet transfer*/
<> 144:ef7eb2e8f9f7 1938 if (ep->xfer_len > ep->maxpacket)
<> 144:ef7eb2e8f9f7 1939 {
<> 144:ef7eb2e8f9f7 1940 len=ep->maxpacket;
<> 144:ef7eb2e8f9f7 1941 ep->xfer_len-=len;
<> 144:ef7eb2e8f9f7 1942 }
<> 144:ef7eb2e8f9f7 1943 else
<> 144:ef7eb2e8f9f7 1944 {
<> 144:ef7eb2e8f9f7 1945 len=ep->xfer_len;
<> 144:ef7eb2e8f9f7 1946 ep->xfer_len =0;
<> 144:ef7eb2e8f9f7 1947 }
<> 144:ef7eb2e8f9f7 1948
<> 144:ef7eb2e8f9f7 1949 /* configure and validate Rx endpoint */
<> 144:ef7eb2e8f9f7 1950 if (ep->doublebuffer == 0)
<> 144:ef7eb2e8f9f7 1951 {
<> 144:ef7eb2e8f9f7 1952 /*Set RX buffer count*/
<> 144:ef7eb2e8f9f7 1953 PCD_SET_EP_RX_CNT(USBx, ep->num, len);
<> 144:ef7eb2e8f9f7 1954 }
<> 144:ef7eb2e8f9f7 1955 else
<> 144:ef7eb2e8f9f7 1956 {
<> 144:ef7eb2e8f9f7 1957 /*Set the Double buffer counter*/
<> 144:ef7eb2e8f9f7 1958 PCD_SET_EP_DBUF1_CNT(USBx, ep->num, ep->is_in, len);
<> 144:ef7eb2e8f9f7 1959 }
<> 144:ef7eb2e8f9f7 1960
<> 144:ef7eb2e8f9f7 1961 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_VALID);
<> 144:ef7eb2e8f9f7 1962 }
<> 144:ef7eb2e8f9f7 1963
<> 144:ef7eb2e8f9f7 1964 return HAL_OK;
<> 144:ef7eb2e8f9f7 1965 }
<> 144:ef7eb2e8f9f7 1966
<> 144:ef7eb2e8f9f7 1967 /**
<> 144:ef7eb2e8f9f7 1968 * @brief USB_WritePacket : Writes a packet into the Tx FIFO associated
<> 144:ef7eb2e8f9f7 1969 * with the EP/channel
<> 144:ef7eb2e8f9f7 1970 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1971 * @param src : pointer to source buffer
<> 144:ef7eb2e8f9f7 1972 * @param ch_ep_num : endpoint or host channel number
<> 144:ef7eb2e8f9f7 1973 * @param len : Number of bytes to write
<> 144:ef7eb2e8f9f7 1974 * @retval HAL status
<> 144:ef7eb2e8f9f7 1975 */
<> 144:ef7eb2e8f9f7 1976 HAL_StatusTypeDef USB_WritePacket(USB_TypeDef *USBx, uint8_t *src, uint8_t ch_ep_num, uint16_t len)
<> 144:ef7eb2e8f9f7 1977 {
<> 144:ef7eb2e8f9f7 1978 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 1979 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 1980 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 1981 */
<> 144:ef7eb2e8f9f7 1982
<> 144:ef7eb2e8f9f7 1983 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 1984 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 1985 UNUSED(src);
<> 144:ef7eb2e8f9f7 1986 UNUSED(ch_ep_num);
<> 144:ef7eb2e8f9f7 1987 UNUSED(len);
<> 144:ef7eb2e8f9f7 1988
<> 144:ef7eb2e8f9f7 1989 return HAL_OK;
<> 144:ef7eb2e8f9f7 1990 }
<> 144:ef7eb2e8f9f7 1991
<> 144:ef7eb2e8f9f7 1992 /**
<> 144:ef7eb2e8f9f7 1993 * @brief USB_ReadPacket : read a packet from the Tx FIFO associated
<> 144:ef7eb2e8f9f7 1994 * with the EP/channel
<> 144:ef7eb2e8f9f7 1995 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 1996 * @param dest : destination pointer
<> 144:ef7eb2e8f9f7 1997 * @param len : Number of bytes to read
<> 144:ef7eb2e8f9f7 1998 * @retval pointer to destination buffer
<> 144:ef7eb2e8f9f7 1999 */
<> 144:ef7eb2e8f9f7 2000 void *USB_ReadPacket(USB_TypeDef *USBx, uint8_t *dest, uint16_t len)
<> 144:ef7eb2e8f9f7 2001 {
<> 144:ef7eb2e8f9f7 2002 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2003 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2004 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2005 */
<> 144:ef7eb2e8f9f7 2006
<> 144:ef7eb2e8f9f7 2007 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2008 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2009 UNUSED(dest);
<> 144:ef7eb2e8f9f7 2010 UNUSED(len);
<> 144:ef7eb2e8f9f7 2011
<> 144:ef7eb2e8f9f7 2012 return ((void *)NULL);
<> 144:ef7eb2e8f9f7 2013 }
<> 144:ef7eb2e8f9f7 2014
<> 144:ef7eb2e8f9f7 2015 /**
<> 144:ef7eb2e8f9f7 2016 * @brief USB_EPSetStall : set a stall condition over an EP
<> 144:ef7eb2e8f9f7 2017 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2018 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 2019 * @retval HAL status
<> 144:ef7eb2e8f9f7 2020 */
<> 144:ef7eb2e8f9f7 2021 HAL_StatusTypeDef USB_EPSetStall(USB_TypeDef *USBx , USB_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 2022 {
<> 144:ef7eb2e8f9f7 2023 if (ep->num == 0)
<> 144:ef7eb2e8f9f7 2024 {
<> 144:ef7eb2e8f9f7 2025 /* This macro sets STALL status for RX & TX*/
<> 144:ef7eb2e8f9f7 2026 PCD_SET_EP_TXRX_STATUS(USBx, ep->num, USB_EP_RX_STALL, USB_EP_TX_STALL);
<> 144:ef7eb2e8f9f7 2027 }
<> 144:ef7eb2e8f9f7 2028 else
<> 144:ef7eb2e8f9f7 2029 {
<> 144:ef7eb2e8f9f7 2030 if (ep->is_in)
<> 144:ef7eb2e8f9f7 2031 {
<> 144:ef7eb2e8f9f7 2032 PCD_SET_EP_TX_STATUS(USBx, ep->num , USB_EP_TX_STALL);
<> 144:ef7eb2e8f9f7 2033 }
<> 144:ef7eb2e8f9f7 2034 else
<> 144:ef7eb2e8f9f7 2035 {
<> 144:ef7eb2e8f9f7 2036 PCD_SET_EP_RX_STATUS(USBx, ep->num , USB_EP_RX_STALL);
<> 144:ef7eb2e8f9f7 2037 }
<> 144:ef7eb2e8f9f7 2038 }
<> 144:ef7eb2e8f9f7 2039 return HAL_OK;
<> 144:ef7eb2e8f9f7 2040 }
<> 144:ef7eb2e8f9f7 2041
<> 144:ef7eb2e8f9f7 2042 /**
<> 144:ef7eb2e8f9f7 2043 * @brief USB_EPClearStall : Clear a stall condition over an EP
<> 144:ef7eb2e8f9f7 2044 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2045 * @param ep: pointer to endpoint structure
<> 144:ef7eb2e8f9f7 2046 * @retval HAL status
<> 144:ef7eb2e8f9f7 2047 */
<> 144:ef7eb2e8f9f7 2048 HAL_StatusTypeDef USB_EPClearStall(USB_TypeDef *USBx, USB_EPTypeDef *ep)
<> 144:ef7eb2e8f9f7 2049 {
<> 144:ef7eb2e8f9f7 2050 if (ep->is_in)
<> 144:ef7eb2e8f9f7 2051 {
<> 144:ef7eb2e8f9f7 2052 PCD_CLEAR_TX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 2053 PCD_SET_EP_TX_STATUS(USBx, ep->num, USB_EP_TX_VALID);
<> 144:ef7eb2e8f9f7 2054 }
<> 144:ef7eb2e8f9f7 2055 else
<> 144:ef7eb2e8f9f7 2056 {
<> 144:ef7eb2e8f9f7 2057 PCD_CLEAR_RX_DTOG(USBx, ep->num);
<> 144:ef7eb2e8f9f7 2058 PCD_SET_EP_RX_STATUS(USBx, ep->num, USB_EP_RX_VALID);
<> 144:ef7eb2e8f9f7 2059 }
<> 144:ef7eb2e8f9f7 2060 return HAL_OK;
<> 144:ef7eb2e8f9f7 2061 }
<> 144:ef7eb2e8f9f7 2062
<> 144:ef7eb2e8f9f7 2063 /**
<> 144:ef7eb2e8f9f7 2064 * @brief USB_StopDevice : Stop the usb device mode
<> 144:ef7eb2e8f9f7 2065 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2066 * @retval HAL status
<> 144:ef7eb2e8f9f7 2067 */
<> 144:ef7eb2e8f9f7 2068 HAL_StatusTypeDef USB_StopDevice(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2069 {
<> 144:ef7eb2e8f9f7 2070 /* disable all interrupts and force USB reset */
<> 144:ef7eb2e8f9f7 2071 USBx->CNTR = USB_CNTR_FRES;
<> 144:ef7eb2e8f9f7 2072
<> 144:ef7eb2e8f9f7 2073 /* clear interrupt status register */
<> 144:ef7eb2e8f9f7 2074 USBx->ISTR = 0;
<> 144:ef7eb2e8f9f7 2075
<> 144:ef7eb2e8f9f7 2076 /* switch-off device */
<> 144:ef7eb2e8f9f7 2077 USBx->CNTR = (USB_CNTR_FRES | USB_CNTR_PDWN);
<> 144:ef7eb2e8f9f7 2078
<> 144:ef7eb2e8f9f7 2079 return HAL_OK;
<> 144:ef7eb2e8f9f7 2080 }
<> 144:ef7eb2e8f9f7 2081
<> 144:ef7eb2e8f9f7 2082 /**
<> 144:ef7eb2e8f9f7 2083 * @brief USB_SetDevAddress : Stop the usb device mode
<> 144:ef7eb2e8f9f7 2084 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2085 * @param address : new device address to be assigned
<> 144:ef7eb2e8f9f7 2086 * This parameter can be a value from 0 to 255
<> 144:ef7eb2e8f9f7 2087 * @retval HAL status
<> 144:ef7eb2e8f9f7 2088 */
<> 144:ef7eb2e8f9f7 2089 HAL_StatusTypeDef USB_SetDevAddress (USB_TypeDef *USBx, uint8_t address)
<> 144:ef7eb2e8f9f7 2090 {
<> 144:ef7eb2e8f9f7 2091 if(address == 0)
<> 144:ef7eb2e8f9f7 2092 {
<> 144:ef7eb2e8f9f7 2093 /* set device address and enable function */
<> 144:ef7eb2e8f9f7 2094 USBx->DADDR = USB_DADDR_EF;
<> 144:ef7eb2e8f9f7 2095 }
<> 144:ef7eb2e8f9f7 2096
<> 144:ef7eb2e8f9f7 2097 return HAL_OK;
<> 144:ef7eb2e8f9f7 2098 }
<> 144:ef7eb2e8f9f7 2099
<> 144:ef7eb2e8f9f7 2100 /**
<> 144:ef7eb2e8f9f7 2101 * @brief USB_DevConnect : Connect the USB device by enabling the pull-up/pull-down
<> 144:ef7eb2e8f9f7 2102 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2103 * @retval HAL status
<> 144:ef7eb2e8f9f7 2104 */
<> 144:ef7eb2e8f9f7 2105 HAL_StatusTypeDef USB_DevConnect (USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2106 {
<> 144:ef7eb2e8f9f7 2107 /* Enabling DP Pull-Down bit to Connect internal pull-up on USB DP line */
<> 144:ef7eb2e8f9f7 2108 USB->BCDR |= USB_BCDR_DPPU;
<> 144:ef7eb2e8f9f7 2109
<> 144:ef7eb2e8f9f7 2110 return HAL_OK;
<> 144:ef7eb2e8f9f7 2111 }
<> 144:ef7eb2e8f9f7 2112
<> 144:ef7eb2e8f9f7 2113 /**
<> 144:ef7eb2e8f9f7 2114 * @brief USB_DevDisconnect : Disconnect the USB device by disabling the pull-up/pull-down
<> 144:ef7eb2e8f9f7 2115 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2116 * @retval HAL status
<> 144:ef7eb2e8f9f7 2117 */
<> 144:ef7eb2e8f9f7 2118 HAL_StatusTypeDef USB_DevDisconnect (USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2119 {
<> 144:ef7eb2e8f9f7 2120 /* Disable DP Pull-Down bit*/
<> 144:ef7eb2e8f9f7 2121 USB->BCDR &= ~(USB_BCDR_DPPU);
<> 144:ef7eb2e8f9f7 2122
<> 144:ef7eb2e8f9f7 2123 return HAL_OK;
<> 144:ef7eb2e8f9f7 2124 }
<> 144:ef7eb2e8f9f7 2125
<> 144:ef7eb2e8f9f7 2126 /**
<> 144:ef7eb2e8f9f7 2127 * @brief USB_ReadInterrupts: return the global USB interrupt status
<> 144:ef7eb2e8f9f7 2128 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2129 * @retval HAL status
<> 144:ef7eb2e8f9f7 2130 */
<> 144:ef7eb2e8f9f7 2131 uint32_t USB_ReadInterrupts (USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2132 {
<> 144:ef7eb2e8f9f7 2133 uint32_t tmpreg = 0;
<> 144:ef7eb2e8f9f7 2134
<> 144:ef7eb2e8f9f7 2135 tmpreg = USBx->ISTR;
<> 144:ef7eb2e8f9f7 2136 return tmpreg;
<> 144:ef7eb2e8f9f7 2137 }
<> 144:ef7eb2e8f9f7 2138
<> 144:ef7eb2e8f9f7 2139 /**
<> 144:ef7eb2e8f9f7 2140 * @brief USB_ReadDevAllOutEpInterrupt: return the USB device OUT endpoints interrupt status
<> 144:ef7eb2e8f9f7 2141 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2142 * @retval HAL status
<> 144:ef7eb2e8f9f7 2143 */
<> 144:ef7eb2e8f9f7 2144 uint32_t USB_ReadDevAllOutEpInterrupt (USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2145 {
<> 144:ef7eb2e8f9f7 2146 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2147 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2148 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2149 */
<> 144:ef7eb2e8f9f7 2150
<> 144:ef7eb2e8f9f7 2151 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2152 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2153
<> 144:ef7eb2e8f9f7 2154 return (0);
<> 144:ef7eb2e8f9f7 2155 }
<> 144:ef7eb2e8f9f7 2156
<> 144:ef7eb2e8f9f7 2157 /**
<> 144:ef7eb2e8f9f7 2158 * @brief USB_ReadDevAllInEpInterrupt: return the USB device IN endpoints interrupt status
<> 144:ef7eb2e8f9f7 2159 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2160 * @retval HAL status
<> 144:ef7eb2e8f9f7 2161 */
<> 144:ef7eb2e8f9f7 2162 uint32_t USB_ReadDevAllInEpInterrupt (USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2163 {
<> 144:ef7eb2e8f9f7 2164 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2165 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2166 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2167 */
<> 144:ef7eb2e8f9f7 2168
<> 144:ef7eb2e8f9f7 2169 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2170 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2171
<> 144:ef7eb2e8f9f7 2172 return (0);
<> 144:ef7eb2e8f9f7 2173 }
<> 144:ef7eb2e8f9f7 2174
<> 144:ef7eb2e8f9f7 2175 /**
<> 144:ef7eb2e8f9f7 2176 * @brief Returns Device OUT EP Interrupt register
<> 144:ef7eb2e8f9f7 2177 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2178 * @param epnum : endpoint number
<> 144:ef7eb2e8f9f7 2179 * This parameter can be a value from 0 to 15
<> 144:ef7eb2e8f9f7 2180 * @retval Device OUT EP Interrupt register
<> 144:ef7eb2e8f9f7 2181 */
<> 144:ef7eb2e8f9f7 2182 uint32_t USB_ReadDevOutEPInterrupt (USB_TypeDef *USBx , uint8_t epnum)
<> 144:ef7eb2e8f9f7 2183 {
<> 144:ef7eb2e8f9f7 2184 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2185 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2186 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2187 */
<> 144:ef7eb2e8f9f7 2188
<> 144:ef7eb2e8f9f7 2189 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2190 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2191 UNUSED(epnum);
<> 144:ef7eb2e8f9f7 2192
<> 144:ef7eb2e8f9f7 2193 return (0);
<> 144:ef7eb2e8f9f7 2194 }
<> 144:ef7eb2e8f9f7 2195
<> 144:ef7eb2e8f9f7 2196 /**
<> 144:ef7eb2e8f9f7 2197 * @brief Returns Device IN EP Interrupt register
<> 144:ef7eb2e8f9f7 2198 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2199 * @param epnum : endpoint number
<> 144:ef7eb2e8f9f7 2200 * This parameter can be a value from 0 to 15
<> 144:ef7eb2e8f9f7 2201 * @retval Device IN EP Interrupt register
<> 144:ef7eb2e8f9f7 2202 */
<> 144:ef7eb2e8f9f7 2203 uint32_t USB_ReadDevInEPInterrupt (USB_TypeDef *USBx , uint8_t epnum)
<> 144:ef7eb2e8f9f7 2204 {
<> 144:ef7eb2e8f9f7 2205 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2206 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2207 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2208 */
<> 144:ef7eb2e8f9f7 2209
<> 144:ef7eb2e8f9f7 2210 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2211 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2212 UNUSED(epnum);
<> 144:ef7eb2e8f9f7 2213
<> 144:ef7eb2e8f9f7 2214 return (0);
<> 144:ef7eb2e8f9f7 2215 }
<> 144:ef7eb2e8f9f7 2216
<> 144:ef7eb2e8f9f7 2217 /**
<> 144:ef7eb2e8f9f7 2218 * @brief USB_ClearInterrupts: clear a USB interrupt
<> 144:ef7eb2e8f9f7 2219 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2220 * @param interrupt : interrupt flag
<> 144:ef7eb2e8f9f7 2221 * @retval None
<> 144:ef7eb2e8f9f7 2222 */
<> 144:ef7eb2e8f9f7 2223 void USB_ClearInterrupts (USB_TypeDef *USBx, uint32_t interrupt)
<> 144:ef7eb2e8f9f7 2224 {
<> 144:ef7eb2e8f9f7 2225 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2226 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2227 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2228 */
<> 144:ef7eb2e8f9f7 2229
<> 144:ef7eb2e8f9f7 2230 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2231 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2232 UNUSED(interrupt);
<> 144:ef7eb2e8f9f7 2233 }
<> 144:ef7eb2e8f9f7 2234
<> 144:ef7eb2e8f9f7 2235 /**
<> 144:ef7eb2e8f9f7 2236 * @brief Prepare the EP0 to start the first control setup
<> 144:ef7eb2e8f9f7 2237 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2238 * @param psetup : pointer to setup packet
<> 144:ef7eb2e8f9f7 2239 * @retval HAL status
<> 144:ef7eb2e8f9f7 2240 */
<> 144:ef7eb2e8f9f7 2241 HAL_StatusTypeDef USB_EP0_OutStart(USB_TypeDef *USBx, uint8_t dma ,uint8_t *psetup)
<> 144:ef7eb2e8f9f7 2242 {
<> 144:ef7eb2e8f9f7 2243 /* NOTE : - This function is not required by USB Device FS peripheral, it is used
<> 144:ef7eb2e8f9f7 2244 only by USB OTG FS peripheral.
<> 144:ef7eb2e8f9f7 2245 - This function is added to ensure compatibility across platforms.
<> 144:ef7eb2e8f9f7 2246 */
<> 144:ef7eb2e8f9f7 2247
<> 144:ef7eb2e8f9f7 2248 /* Prevent unused argument(s) compilation warning */
<> 144:ef7eb2e8f9f7 2249 UNUSED(USBx);
<> 144:ef7eb2e8f9f7 2250 UNUSED(psetup);
<> 144:ef7eb2e8f9f7 2251
<> 144:ef7eb2e8f9f7 2252 return HAL_OK;
<> 144:ef7eb2e8f9f7 2253 }
<> 144:ef7eb2e8f9f7 2254
<> 144:ef7eb2e8f9f7 2255 /**
<> 144:ef7eb2e8f9f7 2256 * @brief USB_ActivateRemoteWakeup : active remote wakeup signalling
<> 144:ef7eb2e8f9f7 2257 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2258 * @retval HAL status
<> 144:ef7eb2e8f9f7 2259 */
<> 144:ef7eb2e8f9f7 2260 HAL_StatusTypeDef USB_ActivateRemoteWakeup(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2261 {
<> 144:ef7eb2e8f9f7 2262 USBx->CNTR |= USB_CNTR_RESUME;
<> 144:ef7eb2e8f9f7 2263
<> 144:ef7eb2e8f9f7 2264 return HAL_OK;
<> 144:ef7eb2e8f9f7 2265 }
<> 144:ef7eb2e8f9f7 2266
<> 144:ef7eb2e8f9f7 2267 /**
<> 144:ef7eb2e8f9f7 2268 * @brief USB_DeActivateRemoteWakeup : de-active remote wakeup signalling
<> 144:ef7eb2e8f9f7 2269 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2270 * @retval HAL status
<> 144:ef7eb2e8f9f7 2271 */
<> 144:ef7eb2e8f9f7 2272 HAL_StatusTypeDef USB_DeActivateRemoteWakeup(USB_TypeDef *USBx)
<> 144:ef7eb2e8f9f7 2273 {
<> 144:ef7eb2e8f9f7 2274 USBx->CNTR &= ~(USB_CNTR_RESUME);
<> 144:ef7eb2e8f9f7 2275 return HAL_OK;
<> 144:ef7eb2e8f9f7 2276 }
<> 144:ef7eb2e8f9f7 2277
<> 144:ef7eb2e8f9f7 2278 /**
<> 144:ef7eb2e8f9f7 2279 * @brief Copy a buffer from user memory area to packet memory area (PMA)
<> 144:ef7eb2e8f9f7 2280 * @param USBx : pointer to USB register.
<> 144:ef7eb2e8f9f7 2281 * @param pbUsrBuf : pointer to user memory area.
<> 144:ef7eb2e8f9f7 2282 * @param wPMABufAddr : address into PMA.
<> 144:ef7eb2e8f9f7 2283 * @param wNBytes : number of bytes to be copied.
<> 144:ef7eb2e8f9f7 2284 * @retval None
<> 144:ef7eb2e8f9f7 2285 */
<> 144:ef7eb2e8f9f7 2286 void USB_WritePMA(USB_TypeDef *USBx, uint8_t *pbUsrBuf, uint16_t wPMABufAddr, uint16_t wNBytes)
<> 144:ef7eb2e8f9f7 2287 {
<> 144:ef7eb2e8f9f7 2288 uint32_t n = (wNBytes + 1) >> 1;
<> 144:ef7eb2e8f9f7 2289 uint32_t i;
<> 144:ef7eb2e8f9f7 2290 uint16_t temp1, temp2;
<> 144:ef7eb2e8f9f7 2291 uint16_t *pdwVal;
<> 144:ef7eb2e8f9f7 2292 pdwVal = (uint16_t *)(wPMABufAddr + (uint32_t)USBx + 0x400);
<> 144:ef7eb2e8f9f7 2293
<> 144:ef7eb2e8f9f7 2294 for (i = n; i != 0; i--)
<> 144:ef7eb2e8f9f7 2295 {
<> 144:ef7eb2e8f9f7 2296 temp1 = (uint16_t) * pbUsrBuf;
<> 144:ef7eb2e8f9f7 2297 pbUsrBuf++;
<> 144:ef7eb2e8f9f7 2298 temp2 = temp1 | (uint16_t) * pbUsrBuf << 8;
<> 144:ef7eb2e8f9f7 2299 *pdwVal++ = temp2;
<> 144:ef7eb2e8f9f7 2300 pbUsrBuf++;
<> 144:ef7eb2e8f9f7 2301 }
<> 144:ef7eb2e8f9f7 2302 }
<> 144:ef7eb2e8f9f7 2303
<> 144:ef7eb2e8f9f7 2304 /**
<> 144:ef7eb2e8f9f7 2305 * @brief Copy a buffer from user memory area to packet memory area (PMA)
<> 144:ef7eb2e8f9f7 2306 * @param USBx : pointer to USB register.
<> 144:ef7eb2e8f9f7 2307 * @param pbUsrBuf : pointer to user memory area.
<> 144:ef7eb2e8f9f7 2308 * @param wPMABufAddr : address into PMA.
<> 144:ef7eb2e8f9f7 2309 * @param wNBytes : number of bytes to be copied.
<> 144:ef7eb2e8f9f7 2310 * @retval None
<> 144:ef7eb2e8f9f7 2311 */
<> 144:ef7eb2e8f9f7 2312 void USB_ReadPMA(USB_TypeDef *USBx, uint8_t *pbUsrBuf, uint16_t wPMABufAddr, uint16_t wNBytes)
<> 144:ef7eb2e8f9f7 2313 {
<> 144:ef7eb2e8f9f7 2314 uint32_t n = (wNBytes + 1) >> 1;
<> 144:ef7eb2e8f9f7 2315 uint32_t i;
<> 144:ef7eb2e8f9f7 2316 uint16_t *pdwVal;
<> 144:ef7eb2e8f9f7 2317 pdwVal = (uint16_t *)(wPMABufAddr + (uint32_t)USBx + 0x400);
<> 144:ef7eb2e8f9f7 2318 for (i = n; i != 0; i--)
<> 144:ef7eb2e8f9f7 2319 {
<> 144:ef7eb2e8f9f7 2320 *(uint16_t*)pbUsrBuf++ = *pdwVal++;
<> 144:ef7eb2e8f9f7 2321 pbUsrBuf++;
<> 144:ef7eb2e8f9f7 2322 }
<> 144:ef7eb2e8f9f7 2323 }
<> 144:ef7eb2e8f9f7 2324 #endif /* USB */
<> 144:ef7eb2e8f9f7 2325 /**
<> 144:ef7eb2e8f9f7 2326 * @}
<> 144:ef7eb2e8f9f7 2327 */
<> 144:ef7eb2e8f9f7 2328 /**
<> 144:ef7eb2e8f9f7 2329 * @}
<> 144:ef7eb2e8f9f7 2330 */
<> 144:ef7eb2e8f9f7 2331
<> 144:ef7eb2e8f9f7 2332 #if defined (USB_OTG_FS)
<> 144:ef7eb2e8f9f7 2333 /** @addtogroup USB_LL_Private_Functions
<> 144:ef7eb2e8f9f7 2334 * @{
<> 144:ef7eb2e8f9f7 2335 */
<> 144:ef7eb2e8f9f7 2336 /**
<> 144:ef7eb2e8f9f7 2337 * @brief Reset the USB Core (needed after USB clock settings change)
<> 144:ef7eb2e8f9f7 2338 * @param USBx : Selected device
<> 144:ef7eb2e8f9f7 2339 * @retval HAL status
<> 144:ef7eb2e8f9f7 2340 */
<> 144:ef7eb2e8f9f7 2341 static HAL_StatusTypeDef USB_CoreReset(USB_OTG_GlobalTypeDef *USBx)
<> 144:ef7eb2e8f9f7 2342 {
<> 144:ef7eb2e8f9f7 2343 uint32_t count = 0;
<> 144:ef7eb2e8f9f7 2344
<> 144:ef7eb2e8f9f7 2345 /* Wait for AHB master IDLE state. */
<> 144:ef7eb2e8f9f7 2346 do
<> 144:ef7eb2e8f9f7 2347 {
<> 144:ef7eb2e8f9f7 2348 if (++count > 200000)
<> 144:ef7eb2e8f9f7 2349 {
<> 144:ef7eb2e8f9f7 2350 return HAL_TIMEOUT;
<> 144:ef7eb2e8f9f7 2351 }
<> 144:ef7eb2e8f9f7 2352 }
<> 144:ef7eb2e8f9f7 2353 while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_AHBIDL) == 0);
<> 144:ef7eb2e8f9f7 2354
<> 144:ef7eb2e8f9f7 2355 /* Core Soft Reset */
<> 144:ef7eb2e8f9f7 2356 count = 0;
<> 144:ef7eb2e8f9f7 2357 USBx->GRSTCTL |= USB_OTG_GRSTCTL_CSRST;
<> 144:ef7eb2e8f9f7 2358
<> 144:ef7eb2e8f9f7 2359 do
<> 144:ef7eb2e8f9f7 2360 {
<> 144:ef7eb2e8f9f7 2361 if (++count > 200000)
<> 144:ef7eb2e8f9f7 2362 {
<> 144:ef7eb2e8f9f7 2363 return HAL_TIMEOUT;
<> 144:ef7eb2e8f9f7 2364 }
<> 144:ef7eb2e8f9f7 2365 }
<> 144:ef7eb2e8f9f7 2366 while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_CSRST) == USB_OTG_GRSTCTL_CSRST);
<> 144:ef7eb2e8f9f7 2367
<> 144:ef7eb2e8f9f7 2368 return HAL_OK;
<> 144:ef7eb2e8f9f7 2369 }
<> 144:ef7eb2e8f9f7 2370 /**
<> 144:ef7eb2e8f9f7 2371 * @}
<> 144:ef7eb2e8f9f7 2372 */
<> 144:ef7eb2e8f9f7 2373 #endif /* USB_OTG_FS */
<> 144:ef7eb2e8f9f7 2374
<> 144:ef7eb2e8f9f7 2375 #endif /* STM32L475xx || STM32L476xx || */
<> 144:ef7eb2e8f9f7 2376 /* STM32L485xx || STM32L486xx || */
<> 144:ef7eb2e8f9f7 2377 /* STM32L432xx || STM32L433xx || */
<> 144:ef7eb2e8f9f7 2378 /* STM32L442xx || STM32L443xx */
<> 144:ef7eb2e8f9f7 2379
<> 144:ef7eb2e8f9f7 2380 #endif /* defined (HAL_PCD_MODULE_ENABLED) || defined (HAL_HCD_MODULE_ENABLED) */
<> 144:ef7eb2e8f9f7 2381 /**
<> 144:ef7eb2e8f9f7 2382 * @}
<> 144:ef7eb2e8f9f7 2383 */
<> 144:ef7eb2e8f9f7 2384
<> 144:ef7eb2e8f9f7 2385 /**
<> 144:ef7eb2e8f9f7 2386 * @}
<> 144:ef7eb2e8f9f7 2387 */
<> 144:ef7eb2e8f9f7 2388 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/