mbed-dev_spine

Users » benkatz » Code » mbed-dev_spine

Dependents: SPIne CH_Communicatuin_Test CH_Communicatuin_Test2 MCP_SPIne ... more

targets/TARGET_STM/TARGET_STM32F7/device/stm32f7xx_ll_usb.c@179:97f825502e2a, 2018-05-02 (annotated)

Committer:: benkatz
Date:: Wed May 02 18:08:16 2018 +0000
Revision:: 179:97f825502e2a
Parent:: 168:9672193075cf

Who changed what in which revision?

User	Revision	Line number	New contents of line
<>	144:ef7eb2e8f9f7	1	/**
<>	144:ef7eb2e8f9f7	2	******************************************************************************
<>	144:ef7eb2e8f9f7	3	* @file stm32f7xx_ll_usb.c
<>	144:ef7eb2e8f9f7	4	* @author MCD Application Team
AnnaBridge	168:9672193075cf	5	* @version V1.2.2
AnnaBridge	168:9672193075cf	6	* @date 14-April-2017
<>	144:ef7eb2e8f9f7	7	* @brief USB Low Layer HAL module driver.
<>	144:ef7eb2e8f9f7	8	*
<>	144:ef7eb2e8f9f7	9	* This file provides firmware functions to manage the following
<>	144:ef7eb2e8f9f7	10	* functionalities of the USB Peripheral Controller:
<>	144:ef7eb2e8f9f7	11	* + Initialization/de-initialization functions
<>	144:ef7eb2e8f9f7	12	* + I/O operation functions
<>	144:ef7eb2e8f9f7	13	* + Peripheral Control functions
<>	144:ef7eb2e8f9f7	14	* + Peripheral State functions
<>	144:ef7eb2e8f9f7	15	*
<>	144:ef7eb2e8f9f7	16	@verbatim
<>	144:ef7eb2e8f9f7	17	==============================================================================
<>	144:ef7eb2e8f9f7	18	##### How to use this driver #####
<>	144:ef7eb2e8f9f7	19	==============================================================================
<>	144:ef7eb2e8f9f7	20	[..]
<>	144:ef7eb2e8f9f7	21	(#) Fill parameters of Init structure in USB_OTG_CfgTypeDef structure.
<>	144:ef7eb2e8f9f7	22
<>	144:ef7eb2e8f9f7	23	(#) Call USB_CoreInit() API to initialize the USB Core peripheral.
<>	144:ef7eb2e8f9f7	24
<>	144:ef7eb2e8f9f7	25	(#) The upper HAL HCD/PCD driver will call the right routines for its internal processes.
<>	144:ef7eb2e8f9f7	26
<>	144:ef7eb2e8f9f7	27	@endverbatim
<>	144:ef7eb2e8f9f7	28	******************************************************************************
<>	144:ef7eb2e8f9f7	29	* @attention
<>	144:ef7eb2e8f9f7	30	*
AnnaBridge	168:9672193075cf	31	* <h2><center>© COPYRIGHT(c) 2017 STMicroelectronics</center></h2>
<>	144:ef7eb2e8f9f7	32	*
<>	144:ef7eb2e8f9f7	33	* Redistribution and use in source and binary forms, with or without modification,
<>	144:ef7eb2e8f9f7	34	* are permitted provided that the following conditions are met:
<>	144:ef7eb2e8f9f7	35	* 1. Redistributions of source code must retain the above copyright notice,
<>	144:ef7eb2e8f9f7	36	* this list of conditions and the following disclaimer.
<>	144:ef7eb2e8f9f7	37	* 2. Redistributions in binary form must reproduce the above copyright notice,
<>	144:ef7eb2e8f9f7	38	* this list of conditions and the following disclaimer in the documentation
<>	144:ef7eb2e8f9f7	39	* and/or other materials provided with the distribution.
<>	144:ef7eb2e8f9f7	40	* 3. Neither the name of STMicroelectronics nor the names of its contributors
<>	144:ef7eb2e8f9f7	41	* may be used to endorse or promote products derived from this software
<>	144:ef7eb2e8f9f7	42	* without specific prior written permission.
<>	144:ef7eb2e8f9f7	43	*
<>	144:ef7eb2e8f9f7	44	* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
<>	144:ef7eb2e8f9f7	45	* AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
<>	144:ef7eb2e8f9f7	46	* IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
<>	144:ef7eb2e8f9f7	47	* DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
<>	144:ef7eb2e8f9f7	48	* FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
<>	144:ef7eb2e8f9f7	49	* DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
<>	144:ef7eb2e8f9f7	50	* SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
<>	144:ef7eb2e8f9f7	51	* CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
<>	144:ef7eb2e8f9f7	52	* OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
<>	144:ef7eb2e8f9f7	53	* OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
<>	144:ef7eb2e8f9f7	54	*
<>	144:ef7eb2e8f9f7	55	******************************************************************************
<>	144:ef7eb2e8f9f7	56	*/
<>	144:ef7eb2e8f9f7	57
<>	144:ef7eb2e8f9f7	58	/* Includes ------------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	59	#include "stm32f7xx_hal.h"
<>	144:ef7eb2e8f9f7	60
<>	144:ef7eb2e8f9f7	61	/** @addtogroup STM32F7xx_LL_USB_DRIVER
<>	144:ef7eb2e8f9f7	62	* @{
<>	144:ef7eb2e8f9f7	63	*/
<>	144:ef7eb2e8f9f7	64
<>	144:ef7eb2e8f9f7	65	#if defined (HAL_PCD_MODULE_ENABLED) \|\| defined (HAL_HCD_MODULE_ENABLED)
<>	144:ef7eb2e8f9f7	66
<>	144:ef7eb2e8f9f7	67	/* Private typedef -----------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	68	/* Private define ------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	69	/* Private macro -------------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	70	/* Private variables ---------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	71	/* Private function prototypes -----------------------------------------------*/
<>	144:ef7eb2e8f9f7	72	/* Private functions ---------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	73	static HAL_StatusTypeDef USB_CoreReset(USB_OTG_GlobalTypeDef *USBx);
<>	144:ef7eb2e8f9f7	74
<>	161:2cc1468da177	75	#ifdef USB_HS_PHYC
<>	161:2cc1468da177	76	static HAL_StatusTypeDef USB_HS_PHYCInit(USB_OTG_GlobalTypeDef *USBx);
<>	161:2cc1468da177	77	#endif
<>	161:2cc1468da177	78
<>	144:ef7eb2e8f9f7	79	/* Exported functions --------------------------------------------------------*/
<>	144:ef7eb2e8f9f7	80	/** @defgroup LL_USB_Exported_Functions USB Low Layer Exported Functions
<>	144:ef7eb2e8f9f7	81	* @{
<>	144:ef7eb2e8f9f7	82	*/
<>	144:ef7eb2e8f9f7	83
<>	144:ef7eb2e8f9f7	84	/** @defgroup LL_USB_Group1 Initialization/de-initialization functions
<>	144:ef7eb2e8f9f7	85	* @brief Initialization and Configuration functions
<>	144:ef7eb2e8f9f7	86	*
<>	144:ef7eb2e8f9f7	87	@verbatim
<>	144:ef7eb2e8f9f7	88	===============================================================================
<>	144:ef7eb2e8f9f7	89	##### Initialization/de-initialization functions #####
<>	144:ef7eb2e8f9f7	90	===============================================================================
<>	144:ef7eb2e8f9f7	91	[..] This section provides functions allowing to:
<>	144:ef7eb2e8f9f7	92
<>	144:ef7eb2e8f9f7	93	@endverbatim
<>	144:ef7eb2e8f9f7	94	* @{
<>	144:ef7eb2e8f9f7	95	*/
<>	144:ef7eb2e8f9f7	96
<>	144:ef7eb2e8f9f7	97	/**
<>	144:ef7eb2e8f9f7	98	* @brief Initializes the USB Core
<>	144:ef7eb2e8f9f7	99	* @param USBx: USB Instance
<>	144:ef7eb2e8f9f7	100	* @param cfg : pointer to a USB_OTG_CfgTypeDef structure that contains
<>	144:ef7eb2e8f9f7	101	* the configuration information for the specified USBx peripheral.
<>	144:ef7eb2e8f9f7	102	* @retval HAL status
<>	144:ef7eb2e8f9f7	103	*/
<>	144:ef7eb2e8f9f7	104	HAL_StatusTypeDef USB_CoreInit(USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<>	144:ef7eb2e8f9f7	105	{
<>	144:ef7eb2e8f9f7	106	if (cfg.phy_itface == USB_OTG_ULPI_PHY)
<>	144:ef7eb2e8f9f7	107	{
<>	144:ef7eb2e8f9f7	108
<>	144:ef7eb2e8f9f7	109	USBx->GCCFG &= ~(USB_OTG_GCCFG_PWRDWN);
<>	144:ef7eb2e8f9f7	110
<>	144:ef7eb2e8f9f7	111	/* Init The ULPI Interface */
<>	144:ef7eb2e8f9f7	112	USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_TSDPS \| USB_OTG_GUSBCFG_ULPIFSLS \| USB_OTG_GUSBCFG_PHYSEL);
<>	144:ef7eb2e8f9f7	113
<>	144:ef7eb2e8f9f7	114	/* Select vbus source */
<>	144:ef7eb2e8f9f7	115	USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_ULPIEVBUSD \| USB_OTG_GUSBCFG_ULPIEVBUSI);
<>	144:ef7eb2e8f9f7	116	if(cfg.use_external_vbus == 1)
<>	144:ef7eb2e8f9f7	117	{
<>	144:ef7eb2e8f9f7	118	USBx->GUSBCFG \|= USB_OTG_GUSBCFG_ULPIEVBUSD;
<>	144:ef7eb2e8f9f7	119	}
<>	144:ef7eb2e8f9f7	120	/* Reset after a PHY select */
<>	144:ef7eb2e8f9f7	121	USB_CoreReset(USBx);
<>	144:ef7eb2e8f9f7	122	}
<>	161:2cc1468da177	123	#ifdef USB_HS_PHYC
<>	161:2cc1468da177	124
<>	161:2cc1468da177	125	else if (cfg.phy_itface == USB_OTG_HS_EMBEDDED_PHY)
<>	161:2cc1468da177	126	{
<>	161:2cc1468da177	127	USBx->GCCFG &= ~(USB_OTG_GCCFG_PWRDWN);
<>	161:2cc1468da177	128
<>	161:2cc1468da177	129	/* Init The UTMI Interface */
<>	161:2cc1468da177	130	USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_TSDPS \| USB_OTG_GUSBCFG_ULPIFSLS \| USB_OTG_GUSBCFG_PHYSEL);
<>	161:2cc1468da177	131
<>	161:2cc1468da177	132	/* Select vbus source */
<>	161:2cc1468da177	133	USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_ULPIEVBUSD \| USB_OTG_GUSBCFG_ULPIEVBUSI);
<>	161:2cc1468da177	134
<>	161:2cc1468da177	135	/* Select UTMI Interace */
<>	161:2cc1468da177	136	USBx->GUSBCFG &= ~ USB_OTG_GUSBCFG_ULPI_UTMI_SEL;
<>	161:2cc1468da177	137	USBx->GCCFG \|= USB_OTG_GCCFG_PHYHSEN;
<>	161:2cc1468da177	138
<>	161:2cc1468da177	139	/* Enables control of a High Speed USB PHY */
<>	161:2cc1468da177	140	USB_HS_PHYCInit(USBx);
<>	161:2cc1468da177	141
<>	161:2cc1468da177	142	if(cfg.use_external_vbus == 1)
<>	161:2cc1468da177	143	{
<>	161:2cc1468da177	144	USBx->GUSBCFG \|= USB_OTG_GUSBCFG_ULPIEVBUSD;
<>	161:2cc1468da177	145	}
<>	161:2cc1468da177	146	/* Reset after a PHY select */
<>	161:2cc1468da177	147	USB_CoreReset(USBx);
<>	161:2cc1468da177	148
<>	161:2cc1468da177	149	}
<>	161:2cc1468da177	150	#endif
<>	144:ef7eb2e8f9f7	151	else /* FS interface (embedded Phy) */
<>	144:ef7eb2e8f9f7	152	{
<>	144:ef7eb2e8f9f7	153	/* Select FS Embedded PHY */
<>	144:ef7eb2e8f9f7	154	USBx->GUSBCFG \|= USB_OTG_GUSBCFG_PHYSEL;
<>	144:ef7eb2e8f9f7	155
<>	144:ef7eb2e8f9f7	156	/* Reset after a PHY select and set Host mode */
<>	144:ef7eb2e8f9f7	157	USB_CoreReset(USBx);
<>	144:ef7eb2e8f9f7	158
<>	144:ef7eb2e8f9f7	159	/* Deactivate the power down*/
<>	144:ef7eb2e8f9f7	160	USBx->GCCFG = USB_OTG_GCCFG_PWRDWN;
<>	144:ef7eb2e8f9f7	161	}
<>	144:ef7eb2e8f9f7	162
<>	144:ef7eb2e8f9f7	163	if(cfg.dma_enable == ENABLE)
<>	144:ef7eb2e8f9f7	164	{
<>	161:2cc1468da177	165	USBx->GAHBCFG \|= USB_OTG_GAHBCFG_HBSTLEN_2;
<>	144:ef7eb2e8f9f7	166	USBx->GAHBCFG \|= USB_OTG_GAHBCFG_DMAEN;
<>	144:ef7eb2e8f9f7	167	}
<>	144:ef7eb2e8f9f7	168
<>	144:ef7eb2e8f9f7	169	return HAL_OK;
<>	144:ef7eb2e8f9f7	170	}
<>	144:ef7eb2e8f9f7	171
<>	144:ef7eb2e8f9f7	172	/**
<>	144:ef7eb2e8f9f7	173	* @brief USB_EnableGlobalInt
<>	144:ef7eb2e8f9f7	174	* Enables the controller's Global Int in the AHB Config reg
<>	144:ef7eb2e8f9f7	175	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	176	* @retval HAL status
<>	144:ef7eb2e8f9f7	177	*/
<>	144:ef7eb2e8f9f7	178	HAL_StatusTypeDef USB_EnableGlobalInt(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	179	{
<>	144:ef7eb2e8f9f7	180	USBx->GAHBCFG \|= USB_OTG_GAHBCFG_GINT;
<>	144:ef7eb2e8f9f7	181	return HAL_OK;
<>	144:ef7eb2e8f9f7	182	}
<>	144:ef7eb2e8f9f7	183
<>	144:ef7eb2e8f9f7	184
<>	144:ef7eb2e8f9f7	185	/**
<>	144:ef7eb2e8f9f7	186	* @brief USB_DisableGlobalInt
<>	144:ef7eb2e8f9f7	187	* Disable the controller's Global Int in the AHB Config reg
<>	144:ef7eb2e8f9f7	188	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	189	* @retval HAL status
<>	144:ef7eb2e8f9f7	190	*/
<>	144:ef7eb2e8f9f7	191	HAL_StatusTypeDef USB_DisableGlobalInt(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	192	{
<>	144:ef7eb2e8f9f7	193	USBx->GAHBCFG &= ~USB_OTG_GAHBCFG_GINT;
<>	144:ef7eb2e8f9f7	194	return HAL_OK;
<>	144:ef7eb2e8f9f7	195	}
<>	144:ef7eb2e8f9f7	196
<>	144:ef7eb2e8f9f7	197	/**
<>	144:ef7eb2e8f9f7	198	* @brief USB_SetCurrentMode : Set functional mode
<>	144:ef7eb2e8f9f7	199	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	200	* @param mode : current core mode
<>	144:ef7eb2e8f9f7	201	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	202	* @arg USB_OTG_DEVICE_MODE: Peripheral mode
<>	144:ef7eb2e8f9f7	203	* @arg USB_OTG_HOST_MODE: Host mode
<>	144:ef7eb2e8f9f7	204	* @arg USB_OTG_DRD_MODE: Dual Role Device mode
<>	144:ef7eb2e8f9f7	205	* @retval HAL status
<>	144:ef7eb2e8f9f7	206	*/
<>	144:ef7eb2e8f9f7	207	HAL_StatusTypeDef USB_SetCurrentMode(USB_OTG_GlobalTypeDef *USBx , USB_OTG_ModeTypeDef mode)
<>	144:ef7eb2e8f9f7	208	{
<>	144:ef7eb2e8f9f7	209	USBx->GUSBCFG &= ~(USB_OTG_GUSBCFG_FHMOD \| USB_OTG_GUSBCFG_FDMOD);
<>	144:ef7eb2e8f9f7	210
<>	144:ef7eb2e8f9f7	211	if ( mode == USB_OTG_HOST_MODE)
<>	144:ef7eb2e8f9f7	212	{
<>	144:ef7eb2e8f9f7	213	USBx->GUSBCFG \|= USB_OTG_GUSBCFG_FHMOD;
<>	144:ef7eb2e8f9f7	214	}
<>	144:ef7eb2e8f9f7	215	else if ( mode == USB_OTG_DEVICE_MODE)
<>	144:ef7eb2e8f9f7	216	{
<>	144:ef7eb2e8f9f7	217	USBx->GUSBCFG \|= USB_OTG_GUSBCFG_FDMOD;
<>	144:ef7eb2e8f9f7	218	}
<>	144:ef7eb2e8f9f7	219	HAL_Delay(50);
<>	144:ef7eb2e8f9f7	220
<>	144:ef7eb2e8f9f7	221	return HAL_OK;
<>	144:ef7eb2e8f9f7	222	}
<>	144:ef7eb2e8f9f7	223
<>	144:ef7eb2e8f9f7	224	/**
<>	144:ef7eb2e8f9f7	225	* @brief USB_DevInit : Initializes the USB_OTG controller registers
<>	144:ef7eb2e8f9f7	226	* for device mode
<>	144:ef7eb2e8f9f7	227	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	228	* @param cfg : pointer to a USB_OTG_CfgTypeDef structure that contains
<>	144:ef7eb2e8f9f7	229	* the configuration information for the specified USBx peripheral.
<>	144:ef7eb2e8f9f7	230	* @retval HAL status
<>	144:ef7eb2e8f9f7	231	*/
<>	144:ef7eb2e8f9f7	232	HAL_StatusTypeDef USB_DevInit (USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<>	144:ef7eb2e8f9f7	233	{
<>	144:ef7eb2e8f9f7	234	uint32_t i = 0;
<>	144:ef7eb2e8f9f7	235
<>	144:ef7eb2e8f9f7	236	/Activate VBUS Sensing B /
<>	144:ef7eb2e8f9f7	237	USBx->GCCFG \|= USB_OTG_GCCFG_VBDEN;
<>	144:ef7eb2e8f9f7	238
<>	144:ef7eb2e8f9f7	239	if (cfg.vbus_sensing_enable == 0)
<>	144:ef7eb2e8f9f7	240	{
<>	144:ef7eb2e8f9f7	241	/* Deactivate VBUS Sensing B */
<>	144:ef7eb2e8f9f7	242	USBx->GCCFG &= ~ USB_OTG_GCCFG_VBDEN;
<>	144:ef7eb2e8f9f7	243
<>	144:ef7eb2e8f9f7	244	/* B-peripheral session valid override enable*/
<>	144:ef7eb2e8f9f7	245	USBx->GOTGCTL \|= USB_OTG_GOTGCTL_BVALOEN;
<>	144:ef7eb2e8f9f7	246	USBx->GOTGCTL \|= USB_OTG_GOTGCTL_BVALOVAL;
<>	144:ef7eb2e8f9f7	247	}
<>	144:ef7eb2e8f9f7	248
<>	144:ef7eb2e8f9f7	249	/* Restart the Phy Clock */
<>	144:ef7eb2e8f9f7	250	USBx_PCGCCTL = 0;
<>	144:ef7eb2e8f9f7	251
<>	144:ef7eb2e8f9f7	252	/* Device mode configuration */
<>	144:ef7eb2e8f9f7	253	USBx_DEVICE->DCFG \|= DCFG_FRAME_INTERVAL_80;
<>	144:ef7eb2e8f9f7	254
<>	144:ef7eb2e8f9f7	255	if(cfg.phy_itface == USB_OTG_ULPI_PHY)
<>	144:ef7eb2e8f9f7	256	{
<>	144:ef7eb2e8f9f7	257	if(cfg.speed == USB_OTG_SPEED_HIGH)
<>	144:ef7eb2e8f9f7	258	{
<>	144:ef7eb2e8f9f7	259	/* Set High speed phy */
<>	144:ef7eb2e8f9f7	260	USB_SetDevSpeed (USBx , USB_OTG_SPEED_HIGH);
<>	144:ef7eb2e8f9f7	261	}
<>	144:ef7eb2e8f9f7	262	else
<>	144:ef7eb2e8f9f7	263	{
<>	144:ef7eb2e8f9f7	264	/* set High speed phy in Full speed mode */
<>	144:ef7eb2e8f9f7	265	USB_SetDevSpeed (USBx , USB_OTG_SPEED_HIGH_IN_FULL);
<>	144:ef7eb2e8f9f7	266	}
<>	144:ef7eb2e8f9f7	267	}
<>	161:2cc1468da177	268
<>	161:2cc1468da177	269	else if(cfg.phy_itface == USB_OTG_HS_EMBEDDED_PHY)
<>	161:2cc1468da177	270	{
<>	161:2cc1468da177	271	if(cfg.speed == USB_OTG_SPEED_HIGH)
<>	161:2cc1468da177	272	{
<>	161:2cc1468da177	273	/* Set High speed phy */
<>	161:2cc1468da177	274	USB_SetDevSpeed (USBx , USB_OTG_SPEED_HIGH);
<>	161:2cc1468da177	275	}
<>	161:2cc1468da177	276	else
<>	161:2cc1468da177	277	{
<>	161:2cc1468da177	278	/* set High speed phy in Full speed mode */
<>	161:2cc1468da177	279	USB_SetDevSpeed (USBx , USB_OTG_SPEED_HIGH_IN_FULL);
<>	161:2cc1468da177	280	}
<>	161:2cc1468da177	281	}
<>	161:2cc1468da177	282
<>	144:ef7eb2e8f9f7	283	else
<>	144:ef7eb2e8f9f7	284	{
<>	144:ef7eb2e8f9f7	285	/* Set Full speed phy */
<>	144:ef7eb2e8f9f7	286	USB_SetDevSpeed (USBx , USB_OTG_SPEED_FULL);
<>	144:ef7eb2e8f9f7	287	}
<>	144:ef7eb2e8f9f7	288
<>	144:ef7eb2e8f9f7	289	/* Flush the FIFOs */
<>	144:ef7eb2e8f9f7	290	USB_FlushTxFifo(USBx , 0x10); /* all Tx FIFOs */
<>	144:ef7eb2e8f9f7	291	USB_FlushRxFifo(USBx);
<>	144:ef7eb2e8f9f7	292
<>	144:ef7eb2e8f9f7	293	/* Clear all pending Device Interrupts */
<>	144:ef7eb2e8f9f7	294	USBx_DEVICE->DIEPMSK = 0;
<>	144:ef7eb2e8f9f7	295	USBx_DEVICE->DOEPMSK = 0;
<>	144:ef7eb2e8f9f7	296	USBx_DEVICE->DAINT = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	297	USBx_DEVICE->DAINTMSK = 0;
<>	144:ef7eb2e8f9f7	298
<>	144:ef7eb2e8f9f7	299	for (i = 0; i < cfg.dev_endpoints; i++)
<>	144:ef7eb2e8f9f7	300	{
<>	144:ef7eb2e8f9f7	301	if ((USBx_INEP(i)->DIEPCTL & USB_OTG_DIEPCTL_EPENA) == USB_OTG_DIEPCTL_EPENA)
<>	144:ef7eb2e8f9f7	302	{
<>	144:ef7eb2e8f9f7	303	USBx_INEP(i)->DIEPCTL = (USB_OTG_DIEPCTL_EPDIS \| USB_OTG_DIEPCTL_SNAK);
<>	144:ef7eb2e8f9f7	304	}
<>	144:ef7eb2e8f9f7	305	else
<>	144:ef7eb2e8f9f7	306	{
<>	144:ef7eb2e8f9f7	307	USBx_INEP(i)->DIEPCTL = 0;
<>	144:ef7eb2e8f9f7	308	}
<>	144:ef7eb2e8f9f7	309
<>	144:ef7eb2e8f9f7	310	USBx_INEP(i)->DIEPTSIZ = 0;
<>	144:ef7eb2e8f9f7	311	USBx_INEP(i)->DIEPINT = 0xFF;
<>	144:ef7eb2e8f9f7	312	}
<>	144:ef7eb2e8f9f7	313
<>	144:ef7eb2e8f9f7	314	for (i = 0; i < cfg.dev_endpoints; i++)
<>	144:ef7eb2e8f9f7	315	{
<>	144:ef7eb2e8f9f7	316	if ((USBx_OUTEP(i)->DOEPCTL & USB_OTG_DOEPCTL_EPENA) == USB_OTG_DOEPCTL_EPENA)
<>	144:ef7eb2e8f9f7	317	{
<>	144:ef7eb2e8f9f7	318	USBx_OUTEP(i)->DOEPCTL = (USB_OTG_DOEPCTL_EPDIS \| USB_OTG_DOEPCTL_SNAK);
<>	144:ef7eb2e8f9f7	319	}
<>	144:ef7eb2e8f9f7	320	else
<>	144:ef7eb2e8f9f7	321	{
<>	144:ef7eb2e8f9f7	322	USBx_OUTEP(i)->DOEPCTL = 0;
<>	144:ef7eb2e8f9f7	323	}
<>	144:ef7eb2e8f9f7	324
<>	144:ef7eb2e8f9f7	325	USBx_OUTEP(i)->DOEPTSIZ = 0;
<>	144:ef7eb2e8f9f7	326	USBx_OUTEP(i)->DOEPINT = 0xFF;
<>	144:ef7eb2e8f9f7	327	}
<>	144:ef7eb2e8f9f7	328
<>	144:ef7eb2e8f9f7	329	USBx_DEVICE->DIEPMSK &= ~(USB_OTG_DIEPMSK_TXFURM);
<>	144:ef7eb2e8f9f7	330
<>	144:ef7eb2e8f9f7	331	if (cfg.dma_enable == 1)
<>	144:ef7eb2e8f9f7	332	{
<>	144:ef7eb2e8f9f7	333	/Set threshold parameters /
<>	144:ef7eb2e8f9f7	334	USBx_DEVICE->DTHRCTL = (USB_OTG_DTHRCTL_TXTHRLEN_6 \| USB_OTG_DTHRCTL_RXTHRLEN_6);
<>	144:ef7eb2e8f9f7	335	USBx_DEVICE->DTHRCTL \|= (USB_OTG_DTHRCTL_RXTHREN \| USB_OTG_DTHRCTL_ISOTHREN \| USB_OTG_DTHRCTL_NONISOTHREN);
<>	144:ef7eb2e8f9f7	336
<>	144:ef7eb2e8f9f7	337	i= USBx_DEVICE->DTHRCTL;
<>	144:ef7eb2e8f9f7	338	}
<>	144:ef7eb2e8f9f7	339
<>	144:ef7eb2e8f9f7	340	/* Disable all interrupts. */
<>	144:ef7eb2e8f9f7	341	USBx->GINTMSK = 0;
<>	144:ef7eb2e8f9f7	342
<>	144:ef7eb2e8f9f7	343	/* Clear any pending interrupts */
<>	144:ef7eb2e8f9f7	344	USBx->GINTSTS = 0xBFFFFFFF;
<>	144:ef7eb2e8f9f7	345
<>	144:ef7eb2e8f9f7	346	/* Enable the common interrupts */
<>	144:ef7eb2e8f9f7	347	if (cfg.dma_enable == DISABLE)
<>	144:ef7eb2e8f9f7	348	{
<>	144:ef7eb2e8f9f7	349	USBx->GINTMSK \|= USB_OTG_GINTMSK_RXFLVLM;
<>	144:ef7eb2e8f9f7	350	}
<>	144:ef7eb2e8f9f7	351
<>	144:ef7eb2e8f9f7	352	/* Enable interrupts matching to the Device mode ONLY */
<>	144:ef7eb2e8f9f7	353	USBx->GINTMSK \|= (USB_OTG_GINTMSK_USBSUSPM \| USB_OTG_GINTMSK_USBRST \|\
<>	144:ef7eb2e8f9f7	354	USB_OTG_GINTMSK_ENUMDNEM \| USB_OTG_GINTMSK_IEPINT \|\
<>	144:ef7eb2e8f9f7	355	USB_OTG_GINTMSK_OEPINT \| USB_OTG_GINTMSK_IISOIXFRM\|\
<>	144:ef7eb2e8f9f7	356	USB_OTG_GINTMSK_PXFRM_IISOOXFRM \| USB_OTG_GINTMSK_WUIM);
<>	144:ef7eb2e8f9f7	357
<>	144:ef7eb2e8f9f7	358	if(cfg.Sof_enable)
<>	144:ef7eb2e8f9f7	359	{
<>	144:ef7eb2e8f9f7	360	USBx->GINTMSK \|= USB_OTG_GINTMSK_SOFM;
<>	144:ef7eb2e8f9f7	361	}
<>	144:ef7eb2e8f9f7	362
<>	144:ef7eb2e8f9f7	363	if (cfg.vbus_sensing_enable == ENABLE)
<>	144:ef7eb2e8f9f7	364	{
<>	144:ef7eb2e8f9f7	365	USBx->GINTMSK \|= (USB_OTG_GINTMSK_SRQIM \| USB_OTG_GINTMSK_OTGINT);
<>	144:ef7eb2e8f9f7	366	}
<>	144:ef7eb2e8f9f7	367
<>	144:ef7eb2e8f9f7	368	return HAL_OK;
<>	144:ef7eb2e8f9f7	369	}
<>	144:ef7eb2e8f9f7	370
<>	144:ef7eb2e8f9f7	371
<>	144:ef7eb2e8f9f7	372	/**
<>	144:ef7eb2e8f9f7	373	* @brief USB_OTG_FlushTxFifo : Flush a Tx FIFO
<>	144:ef7eb2e8f9f7	374	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	375	* @param num : FIFO number
<>	144:ef7eb2e8f9f7	376	* This parameter can be a value from 1 to 15
<>	144:ef7eb2e8f9f7	377	15 means Flush all Tx FIFOs
<>	144:ef7eb2e8f9f7	378	* @retval HAL status
<>	144:ef7eb2e8f9f7	379	*/
<>	144:ef7eb2e8f9f7	380	HAL_StatusTypeDef USB_FlushTxFifo (USB_OTG_GlobalTypeDef *USBx, uint32_t num )
<>	144:ef7eb2e8f9f7	381	{
<>	144:ef7eb2e8f9f7	382	uint32_t count = 0;
<>	144:ef7eb2e8f9f7	383
<>	144:ef7eb2e8f9f7	384	USBx->GRSTCTL = ( USB_OTG_GRSTCTL_TXFFLSH \|(uint32_t)( num << 6));
<>	144:ef7eb2e8f9f7	385
<>	144:ef7eb2e8f9f7	386	do
<>	144:ef7eb2e8f9f7	387	{
<>	144:ef7eb2e8f9f7	388	if (++count > 200000)
<>	144:ef7eb2e8f9f7	389	{
<>	144:ef7eb2e8f9f7	390	return HAL_TIMEOUT;
<>	144:ef7eb2e8f9f7	391	}
<>	144:ef7eb2e8f9f7	392	}
<>	144:ef7eb2e8f9f7	393	while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_TXFFLSH) == USB_OTG_GRSTCTL_TXFFLSH);
<>	144:ef7eb2e8f9f7	394
<>	144:ef7eb2e8f9f7	395	return HAL_OK;
<>	144:ef7eb2e8f9f7	396	}
<>	144:ef7eb2e8f9f7	397
<>	144:ef7eb2e8f9f7	398
<>	144:ef7eb2e8f9f7	399	/**
<>	144:ef7eb2e8f9f7	400	* @brief USB_FlushRxFifo : Flush Rx FIFO
<>	144:ef7eb2e8f9f7	401	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	402	* @retval HAL status
<>	144:ef7eb2e8f9f7	403	*/
<>	144:ef7eb2e8f9f7	404	HAL_StatusTypeDef USB_FlushRxFifo(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	405	{
<>	144:ef7eb2e8f9f7	406	uint32_t count = 0;
<>	144:ef7eb2e8f9f7	407
<>	144:ef7eb2e8f9f7	408	USBx->GRSTCTL = USB_OTG_GRSTCTL_RXFFLSH;
<>	144:ef7eb2e8f9f7	409
<>	144:ef7eb2e8f9f7	410	do
<>	144:ef7eb2e8f9f7	411	{
<>	144:ef7eb2e8f9f7	412	if (++count > 200000)
<>	144:ef7eb2e8f9f7	413	{
<>	144:ef7eb2e8f9f7	414	return HAL_TIMEOUT;
<>	144:ef7eb2e8f9f7	415	}
<>	144:ef7eb2e8f9f7	416	}
<>	144:ef7eb2e8f9f7	417	while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_RXFFLSH) == USB_OTG_GRSTCTL_RXFFLSH);
<>	144:ef7eb2e8f9f7	418
<>	144:ef7eb2e8f9f7	419	return HAL_OK;
<>	144:ef7eb2e8f9f7	420	}
<>	144:ef7eb2e8f9f7	421
<>	144:ef7eb2e8f9f7	422	/**
<>	144:ef7eb2e8f9f7	423	* @brief USB_SetDevSpeed :Initializes the DevSpd field of DCFG register
<>	144:ef7eb2e8f9f7	424	* depending the PHY type and the enumeration speed of the device.
<>	144:ef7eb2e8f9f7	425	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	426	* @param speed : device speed
<>	144:ef7eb2e8f9f7	427	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	428	* @arg USB_OTG_SPEED_HIGH: High speed mode
<>	144:ef7eb2e8f9f7	429	* @arg USB_OTG_SPEED_HIGH_IN_FULL: High speed core in Full Speed mode
<>	144:ef7eb2e8f9f7	430	* @arg USB_OTG_SPEED_FULL: Full speed mode
<>	144:ef7eb2e8f9f7	431	* @arg USB_OTG_SPEED_LOW: Low speed mode
<>	144:ef7eb2e8f9f7	432	* @retval Hal status
<>	144:ef7eb2e8f9f7	433	*/
<>	144:ef7eb2e8f9f7	434	HAL_StatusTypeDef USB_SetDevSpeed(USB_OTG_GlobalTypeDef *USBx , uint8_t speed)
<>	144:ef7eb2e8f9f7	435	{
<>	144:ef7eb2e8f9f7	436	USBx_DEVICE->DCFG \|= speed;
<>	144:ef7eb2e8f9f7	437	return HAL_OK;
<>	144:ef7eb2e8f9f7	438	}
<>	144:ef7eb2e8f9f7	439
<>	144:ef7eb2e8f9f7	440	/**
<>	144:ef7eb2e8f9f7	441	* @brief USB_GetDevSpeed :Return the Dev Speed
<>	144:ef7eb2e8f9f7	442	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	443	* @retval speed : device speed
<>	144:ef7eb2e8f9f7	444	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	445	* @arg USB_OTG_SPEED_HIGH: High speed mode
<>	144:ef7eb2e8f9f7	446	* @arg USB_OTG_SPEED_FULL: Full speed mode
<>	144:ef7eb2e8f9f7	447	* @arg USB_OTG_SPEED_LOW: Low speed mode
<>	144:ef7eb2e8f9f7	448	*/
<>	144:ef7eb2e8f9f7	449	uint8_t USB_GetDevSpeed(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	450	{
<>	144:ef7eb2e8f9f7	451	uint8_t speed = 0;
<>	144:ef7eb2e8f9f7	452
<>	144:ef7eb2e8f9f7	453	if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_HS_PHY_30MHZ_OR_60MHZ)
<>	144:ef7eb2e8f9f7	454	{
<>	144:ef7eb2e8f9f7	455	speed = USB_OTG_SPEED_HIGH;
<>	144:ef7eb2e8f9f7	456	}
<>	144:ef7eb2e8f9f7	457	else if (((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_FS_PHY_30MHZ_OR_60MHZ)\|\|
<>	144:ef7eb2e8f9f7	458	((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_FS_PHY_48MHZ))
<>	144:ef7eb2e8f9f7	459	{
<>	144:ef7eb2e8f9f7	460	speed = USB_OTG_SPEED_FULL;
<>	144:ef7eb2e8f9f7	461	}
<>	144:ef7eb2e8f9f7	462	else if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_LS_PHY_6MHZ)
<>	144:ef7eb2e8f9f7	463	{
<>	144:ef7eb2e8f9f7	464	speed = USB_OTG_SPEED_LOW;
<>	144:ef7eb2e8f9f7	465	}
<>	144:ef7eb2e8f9f7	466
<>	144:ef7eb2e8f9f7	467	return speed;
<>	144:ef7eb2e8f9f7	468	}
<>	144:ef7eb2e8f9f7	469
<>	144:ef7eb2e8f9f7	470	/**
<>	144:ef7eb2e8f9f7	471	* @brief Activate and configure an endpoint
<>	144:ef7eb2e8f9f7	472	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	473	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	474	* @retval HAL status
<>	144:ef7eb2e8f9f7	475	*/
<>	144:ef7eb2e8f9f7	476	HAL_StatusTypeDef USB_ActivateEndpoint(USB_OTG_GlobalTypeDef USBx, USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	477	{
<>	144:ef7eb2e8f9f7	478	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	479	{
<>	144:ef7eb2e8f9f7	480	USBx_DEVICE->DAINTMSK \|= USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num)));
<>	144:ef7eb2e8f9f7	481
<>	144:ef7eb2e8f9f7	482	if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_USBAEP) == 0)
<>	144:ef7eb2e8f9f7	483	{
<>	144:ef7eb2e8f9f7	484	USBx_INEP(ep->num)->DIEPCTL \|= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	485	((ep->num) << 22 ) \| (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) \| (USB_OTG_DIEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	486	}
<>	144:ef7eb2e8f9f7	487
<>	144:ef7eb2e8f9f7	488	}
<>	144:ef7eb2e8f9f7	489	else
<>	144:ef7eb2e8f9f7	490	{
<>	144:ef7eb2e8f9f7	491	USBx_DEVICE->DAINTMSK \|= USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16);
<>	144:ef7eb2e8f9f7	492
<>	144:ef7eb2e8f9f7	493	if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_USBAEP) == 0)
<>	144:ef7eb2e8f9f7	494	{
<>	144:ef7eb2e8f9f7	495	USBx_OUTEP(ep->num)->DOEPCTL \|= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	496	(USB_OTG_DIEPCTL_SD0PID_SEVNFRM)\| (USB_OTG_DOEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	497	}
<>	144:ef7eb2e8f9f7	498	}
<>	144:ef7eb2e8f9f7	499	return HAL_OK;
<>	144:ef7eb2e8f9f7	500	}
<>	144:ef7eb2e8f9f7	501	/**
<>	144:ef7eb2e8f9f7	502	* @brief Activate and configure a dedicated endpoint
<>	144:ef7eb2e8f9f7	503	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	504	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	505	* @retval HAL status
<>	144:ef7eb2e8f9f7	506	*/
<>	144:ef7eb2e8f9f7	507	HAL_StatusTypeDef USB_ActivateDedicatedEndpoint(USB_OTG_GlobalTypeDef USBx, USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	508	{
<>	144:ef7eb2e8f9f7	509	static __IO uint32_t debug = 0;
<>	144:ef7eb2e8f9f7	510
<>	144:ef7eb2e8f9f7	511	/* Read DEPCTLn register */
<>	144:ef7eb2e8f9f7	512	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	513	{
<>	144:ef7eb2e8f9f7	514	if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_USBAEP) == 0)
<>	144:ef7eb2e8f9f7	515	{
<>	144:ef7eb2e8f9f7	516	USBx_INEP(ep->num)->DIEPCTL \|= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	517	((ep->num) << 22 ) \| (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) \| (USB_OTG_DIEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	518	}
<>	144:ef7eb2e8f9f7	519
<>	144:ef7eb2e8f9f7	520
<>	144:ef7eb2e8f9f7	521	debug \|= ((ep->maxpacket & USB_OTG_DIEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	522	((ep->num) << 22 ) \| (USB_OTG_DIEPCTL_SD0PID_SEVNFRM) \| (USB_OTG_DIEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	523
<>	144:ef7eb2e8f9f7	524	USBx_DEVICE->DEACHMSK \|= USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num)));
<>	144:ef7eb2e8f9f7	525	}
<>	144:ef7eb2e8f9f7	526	else
<>	144:ef7eb2e8f9f7	527	{
<>	144:ef7eb2e8f9f7	528	if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_USBAEP) == 0)
<>	144:ef7eb2e8f9f7	529	{
<>	144:ef7eb2e8f9f7	530	USBx_OUTEP(ep->num)->DOEPCTL \|= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	531	((ep->num) << 22 ) \| (USB_OTG_DOEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	532
<>	144:ef7eb2e8f9f7	533	debug = (uint32_t)(((uint32_t )USBx) + USB_OTG_OUT_ENDPOINT_BASE + (0)*USB_OTG_EP_REG_SIZE);
<>	144:ef7eb2e8f9f7	534	debug = (uint32_t )&USBx_OUTEP(ep->num)->DOEPCTL;
<>	144:ef7eb2e8f9f7	535	debug \|= ((ep->maxpacket & USB_OTG_DOEPCTL_MPSIZ ) \| (ep->type << 18 ) \|\
<>	144:ef7eb2e8f9f7	536	((ep->num) << 22 ) \| (USB_OTG_DOEPCTL_USBAEP));
<>	144:ef7eb2e8f9f7	537	}
<>	144:ef7eb2e8f9f7	538
<>	144:ef7eb2e8f9f7	539	USBx_DEVICE->DEACHMSK \|= USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16);
<>	144:ef7eb2e8f9f7	540	}
<>	144:ef7eb2e8f9f7	541
<>	144:ef7eb2e8f9f7	542	return HAL_OK;
<>	144:ef7eb2e8f9f7	543	}
<>	144:ef7eb2e8f9f7	544	/**
<>	144:ef7eb2e8f9f7	545	* @brief De-activate and de-initialize an endpoint
<>	144:ef7eb2e8f9f7	546	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	547	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	548	* @retval HAL status
<>	144:ef7eb2e8f9f7	549	*/
<>	144:ef7eb2e8f9f7	550	HAL_StatusTypeDef USB_DeactivateEndpoint(USB_OTG_GlobalTypeDef USBx, USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	551	{
<>	144:ef7eb2e8f9f7	552	/* Read DEPCTLn register */
<>	144:ef7eb2e8f9f7	553	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	554	{
<>	144:ef7eb2e8f9f7	555	USBx_DEVICE->DEACHMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<>	144:ef7eb2e8f9f7	556	USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<>	144:ef7eb2e8f9f7	557	USBx_INEP(ep->num)->DIEPCTL &= ~ USB_OTG_DIEPCTL_USBAEP;
<>	144:ef7eb2e8f9f7	558	}
<>	144:ef7eb2e8f9f7	559	else
<>	144:ef7eb2e8f9f7	560	{
<>	144:ef7eb2e8f9f7	561	USBx_DEVICE->DEACHMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<>	144:ef7eb2e8f9f7	562	USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<>	144:ef7eb2e8f9f7	563	USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_USBAEP;
<>	144:ef7eb2e8f9f7	564	}
<>	144:ef7eb2e8f9f7	565	return HAL_OK;
<>	144:ef7eb2e8f9f7	566	}
<>	144:ef7eb2e8f9f7	567
<>	144:ef7eb2e8f9f7	568	/**
<>	144:ef7eb2e8f9f7	569	* @brief De-activate and de-initialize a dedicated endpoint
<>	144:ef7eb2e8f9f7	570	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	571	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	572	* @retval HAL status
<>	144:ef7eb2e8f9f7	573	*/
<>	144:ef7eb2e8f9f7	574	HAL_StatusTypeDef USB_DeactivateDedicatedEndpoint(USB_OTG_GlobalTypeDef USBx, USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	575	{
<>	144:ef7eb2e8f9f7	576	/* Read DEPCTLn register */
<>	144:ef7eb2e8f9f7	577	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	578	{
<>	144:ef7eb2e8f9f7	579	USBx_INEP(ep->num)->DIEPCTL &= ~ USB_OTG_DIEPCTL_USBAEP;
<>	144:ef7eb2e8f9f7	580	USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_IEPM & ((1 << (ep->num))));
<>	144:ef7eb2e8f9f7	581	}
<>	144:ef7eb2e8f9f7	582	else
<>	144:ef7eb2e8f9f7	583	{
<>	144:ef7eb2e8f9f7	584	USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_USBAEP;
<>	144:ef7eb2e8f9f7	585	USBx_DEVICE->DAINTMSK &= ~(USB_OTG_DAINTMSK_OEPM & ((1 << (ep->num)) << 16));
<>	144:ef7eb2e8f9f7	586	}
<>	144:ef7eb2e8f9f7	587	return HAL_OK;
<>	144:ef7eb2e8f9f7	588	}
<>	144:ef7eb2e8f9f7	589
<>	144:ef7eb2e8f9f7	590	/**
<>	144:ef7eb2e8f9f7	591	* @brief USB_EPStartXfer : setup and starts a transfer over an EP
<>	144:ef7eb2e8f9f7	592	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	593	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	594	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	595	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	596	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	597	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	598	* @retval HAL status
<>	144:ef7eb2e8f9f7	599	*/
<>	144:ef7eb2e8f9f7	600	HAL_StatusTypeDef USB_EPStartXfer(USB_OTG_GlobalTypeDef USBx , USB_OTG_EPTypeDef ep, uint8_t dma)
<>	144:ef7eb2e8f9f7	601	{
<>	144:ef7eb2e8f9f7	602	uint16_t pktcnt = 0;
<>	144:ef7eb2e8f9f7	603
<>	144:ef7eb2e8f9f7	604	/* IN endpoint */
<>	144:ef7eb2e8f9f7	605	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	606	{
<>	144:ef7eb2e8f9f7	607	/* Zero Length Packet? */
<>	144:ef7eb2e8f9f7	608	if (ep->xfer_len == 0)
<>	144:ef7eb2e8f9f7	609	{
<>	144:ef7eb2e8f9f7	610	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	611	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<>	144:ef7eb2e8f9f7	612	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	613	}
<>	144:ef7eb2e8f9f7	614	else
<>	144:ef7eb2e8f9f7	615	{
<>	144:ef7eb2e8f9f7	616	/* Program the transfer size and packet count
<>	144:ef7eb2e8f9f7	617	* as follows: xfersize = N * maxpacket +
<>	144:ef7eb2e8f9f7	618	* short_packet pktcnt = N + (short_packet
<>	144:ef7eb2e8f9f7	619	* exist ? 1 : 0)
<>	144:ef7eb2e8f9f7	620	*/
<>	144:ef7eb2e8f9f7	621	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	622	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	623	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_PKTCNT & (((ep->xfer_len + ep->maxpacket -1)/ ep->maxpacket) << 19)) ;
<>	144:ef7eb2e8f9f7	624	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_XFRSIZ & ep->xfer_len);
<>	144:ef7eb2e8f9f7	625
<>	144:ef7eb2e8f9f7	626	if (ep->type == EP_TYPE_ISOC)
<>	144:ef7eb2e8f9f7	627	{
<>	144:ef7eb2e8f9f7	628	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_MULCNT);
<>	144:ef7eb2e8f9f7	629	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_MULCNT & (1 << 29));
<>	144:ef7eb2e8f9f7	630	}
<>	144:ef7eb2e8f9f7	631	}
<>	144:ef7eb2e8f9f7	632
<>	144:ef7eb2e8f9f7	633	if (dma == 1)
<>	144:ef7eb2e8f9f7	634	{
<>	144:ef7eb2e8f9f7	635	USBx_INEP(ep->num)->DIEPDMA = (uint32_t)(ep->dma_addr);
<>	144:ef7eb2e8f9f7	636	}
<>	144:ef7eb2e8f9f7	637	else
<>	144:ef7eb2e8f9f7	638	{
<>	144:ef7eb2e8f9f7	639	if (ep->type != EP_TYPE_ISOC)
<>	144:ef7eb2e8f9f7	640	{
<>	144:ef7eb2e8f9f7	641	/* Enable the Tx FIFO Empty Interrupt for this EP */
<>	144:ef7eb2e8f9f7	642	if (ep->xfer_len > 0)
<>	144:ef7eb2e8f9f7	643	{
<>	153:fa9ff456f731	644	atomic_set_u32(&USBx_DEVICE->DIEPEMPMSK, 1 << ep->num);
<>	144:ef7eb2e8f9f7	645	}
<>	144:ef7eb2e8f9f7	646	}
<>	144:ef7eb2e8f9f7	647	}
<>	144:ef7eb2e8f9f7	648
<>	144:ef7eb2e8f9f7	649	if (ep->type == EP_TYPE_ISOC)
<>	144:ef7eb2e8f9f7	650	{
<>	144:ef7eb2e8f9f7	651	if ((USBx_DEVICE->DSTS & ( 1 << 8 )) == 0)
<>	144:ef7eb2e8f9f7	652	{
<>	144:ef7eb2e8f9f7	653	USBx_INEP(ep->num)->DIEPCTL \|= USB_OTG_DIEPCTL_SODDFRM;
<>	144:ef7eb2e8f9f7	654	}
<>	144:ef7eb2e8f9f7	655	else
<>	144:ef7eb2e8f9f7	656	{
<>	144:ef7eb2e8f9f7	657	USBx_INEP(ep->num)->DIEPCTL \|= USB_OTG_DIEPCTL_SD0PID_SEVNFRM;
<>	144:ef7eb2e8f9f7	658	}
<>	144:ef7eb2e8f9f7	659	}
<>	144:ef7eb2e8f9f7	660
<>	144:ef7eb2e8f9f7	661	/* EP enable, IN data in FIFO */
<>	144:ef7eb2e8f9f7	662	USBx_INEP(ep->num)->DIEPCTL \|= (USB_OTG_DIEPCTL_CNAK \| USB_OTG_DIEPCTL_EPENA);
<>	144:ef7eb2e8f9f7	663
<>	144:ef7eb2e8f9f7	664	if (ep->type == EP_TYPE_ISOC)
<>	144:ef7eb2e8f9f7	665	{
<>	144:ef7eb2e8f9f7	666	USB_WritePacket(USBx, ep->xfer_buff, ep->num, ep->xfer_len, dma);
<>	144:ef7eb2e8f9f7	667	}
<>	144:ef7eb2e8f9f7	668	}
<>	144:ef7eb2e8f9f7	669	else /* OUT endpoint */
<>	144:ef7eb2e8f9f7	670	{
<>	144:ef7eb2e8f9f7	671	/* Program the transfer size and packet count as follows:
<>	144:ef7eb2e8f9f7	672	* pktcnt = N
<>	144:ef7eb2e8f9f7	673	* xfersize = N * maxpacket
<>	144:ef7eb2e8f9f7	674	*/
<>	144:ef7eb2e8f9f7	675	USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	676	USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	677
<>	144:ef7eb2e8f9f7	678	if (ep->xfer_len == 0)
<>	144:ef7eb2e8f9f7	679	{
<>	144:ef7eb2e8f9f7	680	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_XFRSIZ & ep->maxpacket);
<>	144:ef7eb2e8f9f7	681	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19)) ;
<>	144:ef7eb2e8f9f7	682	}
<>	144:ef7eb2e8f9f7	683	else
<>	144:ef7eb2e8f9f7	684	{
<>	144:ef7eb2e8f9f7	685	pktcnt = (ep->xfer_len + ep->maxpacket -1)/ ep->maxpacket;
<>	144:ef7eb2e8f9f7	686	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_PKTCNT & (pktcnt << 19));
<>	144:ef7eb2e8f9f7	687	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_XFRSIZ & (ep->maxpacket * pktcnt));
<>	144:ef7eb2e8f9f7	688	}
<>	144:ef7eb2e8f9f7	689
<>	144:ef7eb2e8f9f7	690	if (dma == 1)
<>	144:ef7eb2e8f9f7	691	{
<>	144:ef7eb2e8f9f7	692	USBx_OUTEP(ep->num)->DOEPDMA = (uint32_t)ep->xfer_buff;
<>	144:ef7eb2e8f9f7	693	}
<>	144:ef7eb2e8f9f7	694
<>	144:ef7eb2e8f9f7	695	if (ep->type == EP_TYPE_ISOC)
<>	144:ef7eb2e8f9f7	696	{
<>	144:ef7eb2e8f9f7	697	if ((USBx_DEVICE->DSTS & ( 1 << 8 )) == 0)
<>	144:ef7eb2e8f9f7	698	{
<>	144:ef7eb2e8f9f7	699	USBx_OUTEP(ep->num)->DOEPCTL \|= USB_OTG_DOEPCTL_SODDFRM;
<>	144:ef7eb2e8f9f7	700	}
<>	144:ef7eb2e8f9f7	701	else
<>	144:ef7eb2e8f9f7	702	{
<>	144:ef7eb2e8f9f7	703	USBx_OUTEP(ep->num)->DOEPCTL \|= USB_OTG_DOEPCTL_SD0PID_SEVNFRM;
<>	144:ef7eb2e8f9f7	704	}
<>	144:ef7eb2e8f9f7	705	}
<>	144:ef7eb2e8f9f7	706	/* EP enable */
<>	144:ef7eb2e8f9f7	707	USBx_OUTEP(ep->num)->DOEPCTL \|= (USB_OTG_DOEPCTL_CNAK \| USB_OTG_DOEPCTL_EPENA);
<>	144:ef7eb2e8f9f7	708	}
<>	144:ef7eb2e8f9f7	709	return HAL_OK;
<>	144:ef7eb2e8f9f7	710	}
<>	144:ef7eb2e8f9f7	711
<>	144:ef7eb2e8f9f7	712	/**
<>	144:ef7eb2e8f9f7	713	* @brief USB_EP0StartXfer : setup and starts a transfer over the EP 0
<>	144:ef7eb2e8f9f7	714	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	715	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	716	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	717	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	718	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	719	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	720	* @retval HAL status
<>	144:ef7eb2e8f9f7	721	*/
<>	144:ef7eb2e8f9f7	722	HAL_StatusTypeDef USB_EP0StartXfer(USB_OTG_GlobalTypeDef USBx , USB_OTG_EPTypeDef ep, uint8_t dma)
<>	144:ef7eb2e8f9f7	723	{
<>	144:ef7eb2e8f9f7	724	/* IN endpoint */
<>	144:ef7eb2e8f9f7	725	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	726	{
<>	144:ef7eb2e8f9f7	727	/* Zero Length Packet? */
<>	144:ef7eb2e8f9f7	728	if (ep->xfer_len == 0)
<>	144:ef7eb2e8f9f7	729	{
<>	144:ef7eb2e8f9f7	730	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	731	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<>	144:ef7eb2e8f9f7	732	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	733	}
<>	144:ef7eb2e8f9f7	734	else
<>	144:ef7eb2e8f9f7	735	{
<>	144:ef7eb2e8f9f7	736	/* Program the transfer size and packet count
<>	144:ef7eb2e8f9f7	737	* as follows: xfersize = N * maxpacket +
<>	144:ef7eb2e8f9f7	738	* short_packet pktcnt = N + (short_packet
<>	144:ef7eb2e8f9f7	739	* exist ? 1 : 0)
<>	144:ef7eb2e8f9f7	740	*/
<>	144:ef7eb2e8f9f7	741	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	742	USBx_INEP(ep->num)->DIEPTSIZ &= ~(USB_OTG_DIEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	743
<>	144:ef7eb2e8f9f7	744	if(ep->xfer_len > ep->maxpacket)
<>	144:ef7eb2e8f9f7	745	{
<>	144:ef7eb2e8f9f7	746	ep->xfer_len = ep->maxpacket;
<>	144:ef7eb2e8f9f7	747	}
<>	144:ef7eb2e8f9f7	748	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_PKTCNT & (1 << 19)) ;
<>	144:ef7eb2e8f9f7	749	USBx_INEP(ep->num)->DIEPTSIZ \|= (USB_OTG_DIEPTSIZ_XFRSIZ & ep->xfer_len);
<>	144:ef7eb2e8f9f7	750
<>	144:ef7eb2e8f9f7	751	}
<>	144:ef7eb2e8f9f7	752
<>	157:ff67d9f36b67	753	/* EP enable, IN data in FIFO */
<>	157:ff67d9f36b67	754	USBx_INEP(ep->num)->DIEPCTL \|= (USB_OTG_DIEPCTL_CNAK \| USB_OTG_DIEPCTL_EPENA);
<>	157:ff67d9f36b67	755
<>	144:ef7eb2e8f9f7	756	if (dma == 1)
<>	144:ef7eb2e8f9f7	757	{
<>	144:ef7eb2e8f9f7	758	USBx_INEP(ep->num)->DIEPDMA = (uint32_t)(ep->dma_addr);
<>	144:ef7eb2e8f9f7	759	}
<>	144:ef7eb2e8f9f7	760	else
<>	144:ef7eb2e8f9f7	761	{
<>	144:ef7eb2e8f9f7	762	/* Enable the Tx FIFO Empty Interrupt for this EP */
<>	157:ff67d9f36b67	763	if (ep->xfer_len > 0U)
<>	144:ef7eb2e8f9f7	764	{
<>	157:ff67d9f36b67	765	USBx_DEVICE->DIEPEMPMSK \|= 1 << (ep->num);
<>	144:ef7eb2e8f9f7	766	}
<>	157:ff67d9f36b67	767	}
<>	144:ef7eb2e8f9f7	768	}
<>	144:ef7eb2e8f9f7	769	else /* OUT endpoint */
<>	144:ef7eb2e8f9f7	770	{
<>	144:ef7eb2e8f9f7	771	/* Program the transfer size and packet count as follows:
<>	144:ef7eb2e8f9f7	772	* pktcnt = N
<>	144:ef7eb2e8f9f7	773	* xfersize = N * maxpacket
<>	144:ef7eb2e8f9f7	774	*/
<>	144:ef7eb2e8f9f7	775	USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_XFRSIZ);
<>	144:ef7eb2e8f9f7	776	USBx_OUTEP(ep->num)->DOEPTSIZ &= ~(USB_OTG_DOEPTSIZ_PKTCNT);
<>	144:ef7eb2e8f9f7	777
<>	144:ef7eb2e8f9f7	778	if (ep->xfer_len > 0)
<>	144:ef7eb2e8f9f7	779	{
<>	144:ef7eb2e8f9f7	780	ep->xfer_len = ep->maxpacket;
<>	144:ef7eb2e8f9f7	781	}
<>	144:ef7eb2e8f9f7	782
<>	144:ef7eb2e8f9f7	783	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19));
<>	144:ef7eb2e8f9f7	784	USBx_OUTEP(ep->num)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_XFRSIZ & (ep->maxpacket));
<>	144:ef7eb2e8f9f7	785
<>	144:ef7eb2e8f9f7	786
<>	144:ef7eb2e8f9f7	787	if (dma == 1)
<>	144:ef7eb2e8f9f7	788	{
<>	144:ef7eb2e8f9f7	789	USBx_OUTEP(ep->num)->DOEPDMA = (uint32_t)(ep->xfer_buff);
<>	144:ef7eb2e8f9f7	790	}
<>	144:ef7eb2e8f9f7	791
<>	144:ef7eb2e8f9f7	792	/* EP enable */
<>	144:ef7eb2e8f9f7	793	USBx_OUTEP(ep->num)->DOEPCTL \|= (USB_OTG_DOEPCTL_CNAK \| USB_OTG_DOEPCTL_EPENA);
<>	144:ef7eb2e8f9f7	794	}
<>	144:ef7eb2e8f9f7	795	return HAL_OK;
<>	144:ef7eb2e8f9f7	796	}
<>	144:ef7eb2e8f9f7	797
<>	144:ef7eb2e8f9f7	798	/**
<>	144:ef7eb2e8f9f7	799	* @brief USB_WritePacket : Writes a packet into the Tx FIFO associated
<>	144:ef7eb2e8f9f7	800	* with the EP/channel
<>	144:ef7eb2e8f9f7	801	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	802	* @param src : pointer to source buffer
<>	144:ef7eb2e8f9f7	803	* @param ch_ep_num : endpoint or host channel number
<>	144:ef7eb2e8f9f7	804	* @param len : Number of bytes to write
<>	144:ef7eb2e8f9f7	805	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	806	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	807	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	808	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	809	* @retval HAL status
<>	144:ef7eb2e8f9f7	810	*/
<>	144:ef7eb2e8f9f7	811	HAL_StatusTypeDef USB_WritePacket(USB_OTG_GlobalTypeDef USBx, uint8_t src, uint8_t ch_ep_num, uint16_t len, uint8_t dma)
<>	144:ef7eb2e8f9f7	812	{
<>	144:ef7eb2e8f9f7	813	uint32_t count32b= 0 , i= 0;
<>	144:ef7eb2e8f9f7	814
<>	144:ef7eb2e8f9f7	815	if (dma == 0)
<>	144:ef7eb2e8f9f7	816	{
<>	144:ef7eb2e8f9f7	817	count32b = (len + 3) / 4;
<>	144:ef7eb2e8f9f7	818	for (i = 0; i < count32b; i++, src += 4)
<>	144:ef7eb2e8f9f7	819	{
<>	144:ef7eb2e8f9f7	820	USBx_DFIFO(ch_ep_num) = ((__packed uint32_t )src);
<>	144:ef7eb2e8f9f7	821	}
<>	144:ef7eb2e8f9f7	822	}
<>	144:ef7eb2e8f9f7	823	return HAL_OK;
<>	144:ef7eb2e8f9f7	824	}
<>	144:ef7eb2e8f9f7	825
<>	144:ef7eb2e8f9f7	826	/**
<>	144:ef7eb2e8f9f7	827	* @brief USB_ReadPacket : read a packet from the Tx FIFO associated
<>	144:ef7eb2e8f9f7	828	* with the EP/channel
<>	144:ef7eb2e8f9f7	829	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	830	* @param src : source pointer
<>	144:ef7eb2e8f9f7	831	* @param ch_ep_num : endpoint or host channel number
<>	144:ef7eb2e8f9f7	832	* @param len : Number of bytes to read
<>	144:ef7eb2e8f9f7	833	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	834	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	835	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	836	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	837	* @retval pointer to destination buffer
<>	144:ef7eb2e8f9f7	838	*/
<>	144:ef7eb2e8f9f7	839	void USB_ReadPacket(USB_OTG_GlobalTypeDef USBx, uint8_t *dest, uint16_t len)
<>	144:ef7eb2e8f9f7	840	{
<>	144:ef7eb2e8f9f7	841	uint32_t i=0;
<>	144:ef7eb2e8f9f7	842	uint32_t count32b = (len + 3) / 4;
<>	144:ef7eb2e8f9f7	843
<>	144:ef7eb2e8f9f7	844	for ( i = 0; i < count32b; i++, dest += 4 )
<>	144:ef7eb2e8f9f7	845	{
<>	144:ef7eb2e8f9f7	846	(__packed uint32_t )dest = USBx_DFIFO(0);
<>	144:ef7eb2e8f9f7	847
<>	144:ef7eb2e8f9f7	848	}
<>	144:ef7eb2e8f9f7	849	return ((void *)dest);
<>	144:ef7eb2e8f9f7	850	}
<>	144:ef7eb2e8f9f7	851
<>	144:ef7eb2e8f9f7	852	/**
<>	144:ef7eb2e8f9f7	853	* @brief USB_EPSetStall : set a stall condition over an EP
<>	144:ef7eb2e8f9f7	854	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	855	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	856	* @retval HAL status
<>	144:ef7eb2e8f9f7	857	*/
<>	144:ef7eb2e8f9f7	858	HAL_StatusTypeDef USB_EPSetStall(USB_OTG_GlobalTypeDef USBx , USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	859	{
<>	144:ef7eb2e8f9f7	860	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	861	{
<>	144:ef7eb2e8f9f7	862	if (((USBx_INEP(ep->num)->DIEPCTL) & USB_OTG_DIEPCTL_EPENA) == 0)
<>	144:ef7eb2e8f9f7	863	{
<>	144:ef7eb2e8f9f7	864	USBx_INEP(ep->num)->DIEPCTL &= ~(USB_OTG_DIEPCTL_EPDIS);
<>	144:ef7eb2e8f9f7	865	}
<>	144:ef7eb2e8f9f7	866	USBx_INEP(ep->num)->DIEPCTL \|= USB_OTG_DIEPCTL_STALL;
<>	144:ef7eb2e8f9f7	867	}
<>	144:ef7eb2e8f9f7	868	else
<>	144:ef7eb2e8f9f7	869	{
<>	144:ef7eb2e8f9f7	870	if (((USBx_OUTEP(ep->num)->DOEPCTL) & USB_OTG_DOEPCTL_EPENA) == 0)
<>	144:ef7eb2e8f9f7	871	{
<>	144:ef7eb2e8f9f7	872	USBx_OUTEP(ep->num)->DOEPCTL &= ~(USB_OTG_DOEPCTL_EPDIS);
<>	144:ef7eb2e8f9f7	873	}
<>	144:ef7eb2e8f9f7	874	USBx_OUTEP(ep->num)->DOEPCTL \|= USB_OTG_DOEPCTL_STALL;
<>	144:ef7eb2e8f9f7	875	}
<>	144:ef7eb2e8f9f7	876	return HAL_OK;
<>	144:ef7eb2e8f9f7	877	}
<>	144:ef7eb2e8f9f7	878
<>	144:ef7eb2e8f9f7	879
<>	144:ef7eb2e8f9f7	880	/**
<>	144:ef7eb2e8f9f7	881	* @brief USB_EPClearStall : Clear a stall condition over an EP
<>	144:ef7eb2e8f9f7	882	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	883	* @param ep: pointer to endpoint structure
<>	144:ef7eb2e8f9f7	884	* @retval HAL status
<>	144:ef7eb2e8f9f7	885	*/
<>	144:ef7eb2e8f9f7	886	HAL_StatusTypeDef USB_EPClearStall(USB_OTG_GlobalTypeDef USBx, USB_OTG_EPTypeDef ep)
<>	144:ef7eb2e8f9f7	887	{
<>	144:ef7eb2e8f9f7	888	if (ep->is_in == 1)
<>	144:ef7eb2e8f9f7	889	{
<>	144:ef7eb2e8f9f7	890	USBx_INEP(ep->num)->DIEPCTL &= ~USB_OTG_DIEPCTL_STALL;
<>	144:ef7eb2e8f9f7	891	if (ep->type == EP_TYPE_INTR \|\| ep->type == EP_TYPE_BULK)
<>	144:ef7eb2e8f9f7	892	{
<>	144:ef7eb2e8f9f7	893	USBx_INEP(ep->num)->DIEPCTL \|= USB_OTG_DIEPCTL_SD0PID_SEVNFRM; /* DATA0 */
<>	144:ef7eb2e8f9f7	894	}
<>	144:ef7eb2e8f9f7	895	}
<>	144:ef7eb2e8f9f7	896	else
<>	144:ef7eb2e8f9f7	897	{
<>	144:ef7eb2e8f9f7	898	USBx_OUTEP(ep->num)->DOEPCTL &= ~USB_OTG_DOEPCTL_STALL;
<>	144:ef7eb2e8f9f7	899	if (ep->type == EP_TYPE_INTR \|\| ep->type == EP_TYPE_BULK)
<>	144:ef7eb2e8f9f7	900	{
<>	144:ef7eb2e8f9f7	901	USBx_OUTEP(ep->num)->DOEPCTL \|= USB_OTG_DOEPCTL_SD0PID_SEVNFRM; /* DATA0 */
<>	144:ef7eb2e8f9f7	902	}
<>	144:ef7eb2e8f9f7	903	}
<>	144:ef7eb2e8f9f7	904	return HAL_OK;
<>	144:ef7eb2e8f9f7	905	}
<>	144:ef7eb2e8f9f7	906
<>	144:ef7eb2e8f9f7	907	/**
<>	144:ef7eb2e8f9f7	908	* @brief USB_StopDevice : Stop the usb device mode
<>	144:ef7eb2e8f9f7	909	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	910	* @retval HAL status
<>	144:ef7eb2e8f9f7	911	*/
<>	144:ef7eb2e8f9f7	912	HAL_StatusTypeDef USB_StopDevice(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	913	{
<>	144:ef7eb2e8f9f7	914	uint32_t i;
<>	144:ef7eb2e8f9f7	915
<>	144:ef7eb2e8f9f7	916	/* Clear Pending interrupt */
<>	144:ef7eb2e8f9f7	917	for (i = 0; i < 15 ; i++)
<>	144:ef7eb2e8f9f7	918	{
<>	144:ef7eb2e8f9f7	919	USBx_INEP(i)->DIEPINT = 0xFF;
<>	144:ef7eb2e8f9f7	920	USBx_OUTEP(i)->DOEPINT = 0xFF;
<>	144:ef7eb2e8f9f7	921	}
<>	144:ef7eb2e8f9f7	922	USBx_DEVICE->DAINT = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	923
<>	144:ef7eb2e8f9f7	924	/* Clear interrupt masks */
<>	144:ef7eb2e8f9f7	925	USBx_DEVICE->DIEPMSK = 0;
<>	144:ef7eb2e8f9f7	926	USBx_DEVICE->DOEPMSK = 0;
<>	144:ef7eb2e8f9f7	927	USBx_DEVICE->DAINTMSK = 0;
<>	144:ef7eb2e8f9f7	928
<>	144:ef7eb2e8f9f7	929	/* Flush the FIFO */
<>	144:ef7eb2e8f9f7	930	USB_FlushRxFifo(USBx);
<>	144:ef7eb2e8f9f7	931	USB_FlushTxFifo(USBx , 0x10 );
<>	144:ef7eb2e8f9f7	932
<>	144:ef7eb2e8f9f7	933	return HAL_OK;
<>	144:ef7eb2e8f9f7	934	}
<>	144:ef7eb2e8f9f7	935
<>	144:ef7eb2e8f9f7	936	/**
<>	144:ef7eb2e8f9f7	937	* @brief USB_SetDevAddress : Stop the usb device mode
<>	144:ef7eb2e8f9f7	938	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	939	* @param address : new device address to be assigned
<>	144:ef7eb2e8f9f7	940	* This parameter can be a value from 0 to 255
<>	144:ef7eb2e8f9f7	941	* @retval HAL status
<>	144:ef7eb2e8f9f7	942	*/
<>	144:ef7eb2e8f9f7	943	HAL_StatusTypeDef USB_SetDevAddress (USB_OTG_GlobalTypeDef *USBx, uint8_t address)
<>	144:ef7eb2e8f9f7	944	{
<>	144:ef7eb2e8f9f7	945	USBx_DEVICE->DCFG &= ~ (USB_OTG_DCFG_DAD);
<>	144:ef7eb2e8f9f7	946	USBx_DEVICE->DCFG \|= (address << 4) & USB_OTG_DCFG_DAD ;
<>	144:ef7eb2e8f9f7	947
<>	144:ef7eb2e8f9f7	948	return HAL_OK;
<>	144:ef7eb2e8f9f7	949	}
<>	144:ef7eb2e8f9f7	950
<>	144:ef7eb2e8f9f7	951	/**
<>	144:ef7eb2e8f9f7	952	* @brief USB_DevConnect : Connect the USB device by enabling the pull-up/pull-down
<>	144:ef7eb2e8f9f7	953	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	954	* @retval HAL status
<>	144:ef7eb2e8f9f7	955	*/
<>	144:ef7eb2e8f9f7	956	HAL_StatusTypeDef USB_DevConnect (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	957	{
<>	144:ef7eb2e8f9f7	958	USBx_DEVICE->DCTL &= ~USB_OTG_DCTL_SDIS ;
<>	144:ef7eb2e8f9f7	959	HAL_Delay(3);
<>	144:ef7eb2e8f9f7	960
<>	144:ef7eb2e8f9f7	961	return HAL_OK;
<>	144:ef7eb2e8f9f7	962	}
<>	144:ef7eb2e8f9f7	963
<>	144:ef7eb2e8f9f7	964	/**
<>	144:ef7eb2e8f9f7	965	* @brief USB_DevDisconnect : Disconnect the USB device by disabling the pull-up/pull-down
<>	144:ef7eb2e8f9f7	966	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	967	* @retval HAL status
<>	144:ef7eb2e8f9f7	968	*/
<>	144:ef7eb2e8f9f7	969	HAL_StatusTypeDef USB_DevDisconnect (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	970	{
<>	144:ef7eb2e8f9f7	971	USBx_DEVICE->DCTL \|= USB_OTG_DCTL_SDIS ;
<>	144:ef7eb2e8f9f7	972	HAL_Delay(3);
<>	144:ef7eb2e8f9f7	973
<>	144:ef7eb2e8f9f7	974	return HAL_OK;
<>	144:ef7eb2e8f9f7	975	}
<>	144:ef7eb2e8f9f7	976
<>	144:ef7eb2e8f9f7	977	/**
<>	144:ef7eb2e8f9f7	978	* @brief USB_ReadInterrupts: return the global USB interrupt status
<>	144:ef7eb2e8f9f7	979	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	980	* @retval HAL status
<>	144:ef7eb2e8f9f7	981	*/
<>	144:ef7eb2e8f9f7	982	uint32_t USB_ReadInterrupts (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	983	{
<>	144:ef7eb2e8f9f7	984	uint32_t v = 0;
<>	144:ef7eb2e8f9f7	985
<>	144:ef7eb2e8f9f7	986	v = USBx->GINTSTS;
<>	144:ef7eb2e8f9f7	987	v &= USBx->GINTMSK;
<>	144:ef7eb2e8f9f7	988	return v;
<>	144:ef7eb2e8f9f7	989	}
<>	144:ef7eb2e8f9f7	990
<>	144:ef7eb2e8f9f7	991	/**
<>	144:ef7eb2e8f9f7	992	* @brief USB_ReadDevAllOutEpInterrupt: return the USB device OUT endpoints interrupt status
<>	144:ef7eb2e8f9f7	993	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	994	* @retval HAL status
<>	144:ef7eb2e8f9f7	995	*/
<>	144:ef7eb2e8f9f7	996	uint32_t USB_ReadDevAllOutEpInterrupt (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	997	{
<>	144:ef7eb2e8f9f7	998	uint32_t v;
<>	144:ef7eb2e8f9f7	999	v = USBx_DEVICE->DAINT;
<>	144:ef7eb2e8f9f7	1000	v &= USBx_DEVICE->DAINTMSK;
<>	144:ef7eb2e8f9f7	1001	return ((v & 0xffff0000) >> 16);
<>	144:ef7eb2e8f9f7	1002	}
<>	144:ef7eb2e8f9f7	1003
<>	144:ef7eb2e8f9f7	1004	/**
<>	144:ef7eb2e8f9f7	1005	* @brief USB_ReadDevAllInEpInterrupt: return the USB device IN endpoints interrupt status
<>	144:ef7eb2e8f9f7	1006	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1007	* @retval HAL status
<>	144:ef7eb2e8f9f7	1008	*/
<>	144:ef7eb2e8f9f7	1009	uint32_t USB_ReadDevAllInEpInterrupt (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1010	{
<>	144:ef7eb2e8f9f7	1011	uint32_t v;
<>	144:ef7eb2e8f9f7	1012	v = USBx_DEVICE->DAINT;
<>	144:ef7eb2e8f9f7	1013	v &= USBx_DEVICE->DAINTMSK;
<>	144:ef7eb2e8f9f7	1014	return ((v & 0xFFFF));
<>	144:ef7eb2e8f9f7	1015	}
<>	144:ef7eb2e8f9f7	1016
<>	144:ef7eb2e8f9f7	1017	/**
<>	144:ef7eb2e8f9f7	1018	* @brief Returns Device OUT EP Interrupt register
<>	144:ef7eb2e8f9f7	1019	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1020	* @param epnum : endpoint number
<>	144:ef7eb2e8f9f7	1021	* This parameter can be a value from 0 to 15
<>	144:ef7eb2e8f9f7	1022	* @retval Device OUT EP Interrupt register
<>	144:ef7eb2e8f9f7	1023	*/
<>	144:ef7eb2e8f9f7	1024	uint32_t USB_ReadDevOutEPInterrupt (USB_OTG_GlobalTypeDef *USBx , uint8_t epnum)
<>	144:ef7eb2e8f9f7	1025	{
<>	144:ef7eb2e8f9f7	1026	uint32_t v;
<>	144:ef7eb2e8f9f7	1027	v = USBx_OUTEP(epnum)->DOEPINT;
<>	144:ef7eb2e8f9f7	1028	v &= USBx_DEVICE->DOEPMSK;
<>	144:ef7eb2e8f9f7	1029	return v;
<>	144:ef7eb2e8f9f7	1030	}
<>	144:ef7eb2e8f9f7	1031
<>	144:ef7eb2e8f9f7	1032	/**
<>	144:ef7eb2e8f9f7	1033	* @brief Returns Device IN EP Interrupt register
<>	144:ef7eb2e8f9f7	1034	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1035	* @param epnum : endpoint number
<>	144:ef7eb2e8f9f7	1036	* This parameter can be a value from 0 to 15
<>	144:ef7eb2e8f9f7	1037	* @retval Device IN EP Interrupt register
<>	144:ef7eb2e8f9f7	1038	*/
<>	144:ef7eb2e8f9f7	1039	uint32_t USB_ReadDevInEPInterrupt (USB_OTG_GlobalTypeDef *USBx , uint8_t epnum)
<>	144:ef7eb2e8f9f7	1040	{
<>	144:ef7eb2e8f9f7	1041	uint32_t v, msk, emp;
<>	144:ef7eb2e8f9f7	1042
<>	144:ef7eb2e8f9f7	1043	msk = USBx_DEVICE->DIEPMSK;
<>	144:ef7eb2e8f9f7	1044	emp = USBx_DEVICE->DIEPEMPMSK;
<>	144:ef7eb2e8f9f7	1045	msk \|= ((emp >> epnum) & 0x1) << 7;
<>	144:ef7eb2e8f9f7	1046	v = USBx_INEP(epnum)->DIEPINT & msk;
<>	144:ef7eb2e8f9f7	1047	return v;
<>	144:ef7eb2e8f9f7	1048	}
<>	144:ef7eb2e8f9f7	1049
<>	144:ef7eb2e8f9f7	1050	/**
<>	144:ef7eb2e8f9f7	1051	* @brief USB_ClearInterrupts: clear a USB interrupt
<>	144:ef7eb2e8f9f7	1052	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1053	* @param interrupt : interrupt flag
<>	144:ef7eb2e8f9f7	1054	* @retval None
<>	144:ef7eb2e8f9f7	1055	*/
<>	144:ef7eb2e8f9f7	1056	void USB_ClearInterrupts (USB_OTG_GlobalTypeDef *USBx, uint32_t interrupt)
<>	144:ef7eb2e8f9f7	1057	{
<>	144:ef7eb2e8f9f7	1058	USBx->GINTSTS \|= interrupt;
<>	144:ef7eb2e8f9f7	1059	}
<>	144:ef7eb2e8f9f7	1060
<>	144:ef7eb2e8f9f7	1061	/**
<>	144:ef7eb2e8f9f7	1062	* @brief Returns USB core mode
<>	144:ef7eb2e8f9f7	1063	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1064	* @retval return core mode : Host or Device
<>	144:ef7eb2e8f9f7	1065	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1066	* 0 : Host
<>	144:ef7eb2e8f9f7	1067	* 1 : Device
<>	144:ef7eb2e8f9f7	1068	*/
<>	144:ef7eb2e8f9f7	1069	uint32_t USB_GetMode(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1070	{
<>	144:ef7eb2e8f9f7	1071	return ((USBx->GINTSTS ) & 0x1);
<>	144:ef7eb2e8f9f7	1072	}
<>	144:ef7eb2e8f9f7	1073
<>	144:ef7eb2e8f9f7	1074
<>	144:ef7eb2e8f9f7	1075	/**
<>	144:ef7eb2e8f9f7	1076	* @brief Activate EP0 for Setup transactions
<>	144:ef7eb2e8f9f7	1077	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1078	* @retval HAL status
<>	144:ef7eb2e8f9f7	1079	*/
<>	144:ef7eb2e8f9f7	1080	HAL_StatusTypeDef USB_ActivateSetup (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1081	{
<>	144:ef7eb2e8f9f7	1082	/* Set the MPS of the IN EP based on the enumeration speed */
<>	144:ef7eb2e8f9f7	1083	USBx_INEP(0)->DIEPCTL &= ~USB_OTG_DIEPCTL_MPSIZ;
<>	144:ef7eb2e8f9f7	1084
<>	144:ef7eb2e8f9f7	1085	if((USBx_DEVICE->DSTS & USB_OTG_DSTS_ENUMSPD) == DSTS_ENUMSPD_LS_PHY_6MHZ)
<>	144:ef7eb2e8f9f7	1086	{
<>	144:ef7eb2e8f9f7	1087	USBx_INEP(0)->DIEPCTL \|= 3;
<>	144:ef7eb2e8f9f7	1088	}
<>	144:ef7eb2e8f9f7	1089	USBx_DEVICE->DCTL \|= USB_OTG_DCTL_CGINAK;
<>	144:ef7eb2e8f9f7	1090
<>	144:ef7eb2e8f9f7	1091	return HAL_OK;
<>	144:ef7eb2e8f9f7	1092	}
<>	144:ef7eb2e8f9f7	1093
<>	144:ef7eb2e8f9f7	1094
<>	144:ef7eb2e8f9f7	1095	/**
<>	144:ef7eb2e8f9f7	1096	* @brief Prepare the EP0 to start the first control setup
<>	144:ef7eb2e8f9f7	1097	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1098	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	1099	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1100	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	1101	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	1102	* @param psetup : pointer to setup packet
<>	144:ef7eb2e8f9f7	1103	* @retval HAL status
<>	144:ef7eb2e8f9f7	1104	*/
<>	144:ef7eb2e8f9f7	1105	HAL_StatusTypeDef USB_EP0_OutStart(USB_OTG_GlobalTypeDef USBx, uint8_t dma, uint8_t psetup)
<>	144:ef7eb2e8f9f7	1106	{
<>	144:ef7eb2e8f9f7	1107	USBx_OUTEP(0)->DOEPTSIZ = 0;
<>	144:ef7eb2e8f9f7	1108	USBx_OUTEP(0)->DOEPTSIZ \|= (USB_OTG_DOEPTSIZ_PKTCNT & (1 << 19)) ;
<>	144:ef7eb2e8f9f7	1109	USBx_OUTEP(0)->DOEPTSIZ \|= (3 * 8);
<>	144:ef7eb2e8f9f7	1110	USBx_OUTEP(0)->DOEPTSIZ \|= USB_OTG_DOEPTSIZ_STUPCNT;
<>	144:ef7eb2e8f9f7	1111
<>	144:ef7eb2e8f9f7	1112	if (dma == 1)
<>	144:ef7eb2e8f9f7	1113	{
<>	144:ef7eb2e8f9f7	1114	USBx_OUTEP(0)->DOEPDMA = (uint32_t)psetup;
<>	144:ef7eb2e8f9f7	1115	/* EP enable */
<>	144:ef7eb2e8f9f7	1116	USBx_OUTEP(0)->DOEPCTL = 0x80008000;
<>	144:ef7eb2e8f9f7	1117	}
<>	144:ef7eb2e8f9f7	1118
<>	144:ef7eb2e8f9f7	1119	return HAL_OK;
<>	144:ef7eb2e8f9f7	1120	}
<>	144:ef7eb2e8f9f7	1121
<>	144:ef7eb2e8f9f7	1122
<>	144:ef7eb2e8f9f7	1123	/**
<>	144:ef7eb2e8f9f7	1124	* @brief Reset the USB Core (needed after USB clock settings change)
<>	144:ef7eb2e8f9f7	1125	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1126	* @retval HAL status
<>	144:ef7eb2e8f9f7	1127	*/
<>	144:ef7eb2e8f9f7	1128	static HAL_StatusTypeDef USB_CoreReset(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1129	{
<>	144:ef7eb2e8f9f7	1130	uint32_t count = 0;
<>	144:ef7eb2e8f9f7	1131
<>	144:ef7eb2e8f9f7	1132	/* Wait for AHB master IDLE state. */
<>	144:ef7eb2e8f9f7	1133	do
<>	144:ef7eb2e8f9f7	1134	{
<>	144:ef7eb2e8f9f7	1135	if (++count > 200000)
<>	144:ef7eb2e8f9f7	1136	{
<>	144:ef7eb2e8f9f7	1137	return HAL_TIMEOUT;
<>	144:ef7eb2e8f9f7	1138	}
<>	144:ef7eb2e8f9f7	1139	}
<>	144:ef7eb2e8f9f7	1140	while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_AHBIDL) == 0);
<>	144:ef7eb2e8f9f7	1141
<>	144:ef7eb2e8f9f7	1142	/* Core Soft Reset */
<>	144:ef7eb2e8f9f7	1143	count = 0;
<>	144:ef7eb2e8f9f7	1144	USBx->GRSTCTL \|= USB_OTG_GRSTCTL_CSRST;
<>	144:ef7eb2e8f9f7	1145
<>	144:ef7eb2e8f9f7	1146	do
<>	144:ef7eb2e8f9f7	1147	{
<>	144:ef7eb2e8f9f7	1148	if (++count > 200000)
<>	144:ef7eb2e8f9f7	1149	{
<>	144:ef7eb2e8f9f7	1150	return HAL_TIMEOUT;
<>	144:ef7eb2e8f9f7	1151	}
<>	144:ef7eb2e8f9f7	1152	}
<>	144:ef7eb2e8f9f7	1153	while ((USBx->GRSTCTL & USB_OTG_GRSTCTL_CSRST) == USB_OTG_GRSTCTL_CSRST);
<>	144:ef7eb2e8f9f7	1154
<>	144:ef7eb2e8f9f7	1155	return HAL_OK;
<>	144:ef7eb2e8f9f7	1156	}
<>	144:ef7eb2e8f9f7	1157
<>	161:2cc1468da177	1158	#ifdef USB_HS_PHYC
<>	161:2cc1468da177	1159	/**
<>	161:2cc1468da177	1160	* @brief Enables control of a High Speed USB PHYs
<>	161:2cc1468da177	1161	* Init the low level hardware : GPIO, CLOCK, NVIC...
<>	161:2cc1468da177	1162	* @param USBx : Selected device
<>	161:2cc1468da177	1163	* @retval HAL status
<>	161:2cc1468da177	1164	*/
<>	161:2cc1468da177	1165	static HAL_StatusTypeDef USB_HS_PHYCInit(USB_OTG_GlobalTypeDef *USBx)
<>	161:2cc1468da177	1166	{
<>	161:2cc1468da177	1167	uint32_t count = 0;
<>	161:2cc1468da177	1168
<>	161:2cc1468da177	1169	/* Enable LDO */
<>	161:2cc1468da177	1170	USB_HS_PHYC->USB_HS_PHYC_LDO \|= USB_HS_PHYC_LDO_ENABLE;
<>	161:2cc1468da177	1171
<>	161:2cc1468da177	1172	/* wait for LDO Ready */
<>	161:2cc1468da177	1173	while((USB_HS_PHYC->USB_HS_PHYC_LDO & USB_HS_PHYC_LDO_STATUS) == RESET)
<>	161:2cc1468da177	1174	{
<>	161:2cc1468da177	1175	if (++count > 200000)
<>	161:2cc1468da177	1176	{
<>	161:2cc1468da177	1177	return HAL_TIMEOUT;
<>	161:2cc1468da177	1178	}
<>	161:2cc1468da177	1179	}
<>	144:ef7eb2e8f9f7	1180
<>	161:2cc1468da177	1181	/* Controls PHY frequency operation selection */
<>	161:2cc1468da177	1182	if (HSE_VALUE == 12000000) /* HSE = 12MHz */
<>	161:2cc1468da177	1183	{
<>	161:2cc1468da177	1184	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x0 << 1);
<>	161:2cc1468da177	1185	}
<>	161:2cc1468da177	1186	else if (HSE_VALUE == 12500000) /* HSE = 12.5MHz */
<>	161:2cc1468da177	1187	{
<>	161:2cc1468da177	1188	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x2 << 1);
<>	161:2cc1468da177	1189	}
<>	161:2cc1468da177	1190	else if (HSE_VALUE == 16000000) /* HSE = 16MHz */
<>	161:2cc1468da177	1191	{
<>	161:2cc1468da177	1192	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x3 << 1);
<>	161:2cc1468da177	1193	}
<>	161:2cc1468da177	1194
<>	161:2cc1468da177	1195	else if (HSE_VALUE == 24000000) /* HSE = 24MHz */
<>	161:2cc1468da177	1196	{
<>	161:2cc1468da177	1197	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x4 << 1);
<>	161:2cc1468da177	1198	}
<>	161:2cc1468da177	1199	else if (HSE_VALUE == 25000000) /* HSE = 25MHz */
<>	161:2cc1468da177	1200	{
<>	161:2cc1468da177	1201	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x5 << 1);
<>	161:2cc1468da177	1202	}
<>	161:2cc1468da177	1203	else if (HSE_VALUE == 32000000) /* HSE = 32MHz */
<>	161:2cc1468da177	1204	{
<>	161:2cc1468da177	1205	USB_HS_PHYC->USB_HS_PHYC_PLL = (uint32_t)(0x7 << 1);
<>	161:2cc1468da177	1206	}
<>	161:2cc1468da177	1207
<>	161:2cc1468da177	1208	/* Control the tuning interface of the High Speed PHY */
<>	161:2cc1468da177	1209	USB_HS_PHYC->USB_HS_PHYC_TUNE \|= USB_HS_PHYC_TUNE_VALUE;
<>	161:2cc1468da177	1210
<>	161:2cc1468da177	1211	/* Enable PLL internal PHY */
<>	161:2cc1468da177	1212	USB_HS_PHYC->USB_HS_PHYC_PLL \|= USB_HS_PHYC_PLL_PLLEN;
<>	161:2cc1468da177	1213
<>	161:2cc1468da177	1214	/* 2ms Delay required to get internal phy clock stable */
<>	161:2cc1468da177	1215	HAL_Delay(2);
<>	161:2cc1468da177	1216
<>	161:2cc1468da177	1217	return HAL_OK;
<>	161:2cc1468da177	1218	}
<>	161:2cc1468da177	1219
<>	161:2cc1468da177	1220	#endif /* USB_HS_PHYC */
<>	144:ef7eb2e8f9f7	1221	/**
<>	144:ef7eb2e8f9f7	1222	* @brief USB_HostInit : Initializes the USB OTG controller registers
<>	144:ef7eb2e8f9f7	1223	* for Host mode
<>	144:ef7eb2e8f9f7	1224	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1225	* @param cfg : pointer to a USB_OTG_CfgTypeDef structure that contains
<>	144:ef7eb2e8f9f7	1226	* the configuration information for the specified USBx peripheral.
<>	144:ef7eb2e8f9f7	1227	* @retval HAL status
<>	144:ef7eb2e8f9f7	1228	*/
<>	144:ef7eb2e8f9f7	1229	HAL_StatusTypeDef USB_HostInit (USB_OTG_GlobalTypeDef *USBx, USB_OTG_CfgTypeDef cfg)
<>	144:ef7eb2e8f9f7	1230	{
<>	144:ef7eb2e8f9f7	1231	uint32_t i;
<>	144:ef7eb2e8f9f7	1232
<>	144:ef7eb2e8f9f7	1233	/* Restart the Phy Clock */
<>	144:ef7eb2e8f9f7	1234	USBx_PCGCCTL = 0;
<>	144:ef7eb2e8f9f7	1235
<>	144:ef7eb2e8f9f7	1236	/Activate VBUS Sensing B /
<>	144:ef7eb2e8f9f7	1237	USBx->GCCFG \|= USB_OTG_GCCFG_VBDEN;
<>	144:ef7eb2e8f9f7	1238
<>	144:ef7eb2e8f9f7	1239	/* Disable the FS/LS support mode only */
<>	144:ef7eb2e8f9f7	1240	if((cfg.speed == USB_OTG_SPEED_FULL)&&
<>	144:ef7eb2e8f9f7	1241	(USBx != USB_OTG_FS))
<>	144:ef7eb2e8f9f7	1242	{
<>	144:ef7eb2e8f9f7	1243	USBx_HOST->HCFG \|= USB_OTG_HCFG_FSLSS;
<>	144:ef7eb2e8f9f7	1244	}
<>	144:ef7eb2e8f9f7	1245	else
<>	144:ef7eb2e8f9f7	1246	{
<>	144:ef7eb2e8f9f7	1247	USBx_HOST->HCFG &= ~(USB_OTG_HCFG_FSLSS);
<>	144:ef7eb2e8f9f7	1248	}
<>	144:ef7eb2e8f9f7	1249
<>	144:ef7eb2e8f9f7	1250	/* Make sure the FIFOs are flushed. */
<>	144:ef7eb2e8f9f7	1251	USB_FlushTxFifo(USBx, 0x10 ); /* all Tx FIFOs */
<>	144:ef7eb2e8f9f7	1252	USB_FlushRxFifo(USBx);
<>	144:ef7eb2e8f9f7	1253
<>	144:ef7eb2e8f9f7	1254	/* Clear all pending HC Interrupts */
<>	144:ef7eb2e8f9f7	1255	for (i = 0; i < cfg.Host_channels; i++)
<>	144:ef7eb2e8f9f7	1256	{
<>	144:ef7eb2e8f9f7	1257	USBx_HC(i)->HCINT = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	1258	USBx_HC(i)->HCINTMSK = 0;
<>	144:ef7eb2e8f9f7	1259	}
<>	144:ef7eb2e8f9f7	1260
<>	144:ef7eb2e8f9f7	1261	/* Enable VBUS driving */
<>	144:ef7eb2e8f9f7	1262	USB_DriveVbus(USBx, 1);
<>	144:ef7eb2e8f9f7	1263
<>	144:ef7eb2e8f9f7	1264	HAL_Delay(200);
<>	144:ef7eb2e8f9f7	1265
<>	144:ef7eb2e8f9f7	1266	/* Disable all interrupts. */
<>	144:ef7eb2e8f9f7	1267	USBx->GINTMSK = 0;
<>	144:ef7eb2e8f9f7	1268
<>	144:ef7eb2e8f9f7	1269	/* Clear any pending interrupts */
<>	144:ef7eb2e8f9f7	1270	USBx->GINTSTS = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	1271
<>	144:ef7eb2e8f9f7	1272	if(USBx == USB_OTG_FS)
<>	144:ef7eb2e8f9f7	1273	{
<>	144:ef7eb2e8f9f7	1274	/* set Rx FIFO size */
<>	144:ef7eb2e8f9f7	1275	USBx->GRXFSIZ = (uint32_t )0x80;
<>	144:ef7eb2e8f9f7	1276	USBx->DIEPTXF0_HNPTXFSIZ = (uint32_t )(((0x60 << 16)& USB_OTG_NPTXFD) \| 0x80);
<>	144:ef7eb2e8f9f7	1277	USBx->HPTXFSIZ = (uint32_t )(((0x40 << 16)& USB_OTG_HPTXFSIZ_PTXFD) \| 0xE0);
<>	144:ef7eb2e8f9f7	1278	}
<>	144:ef7eb2e8f9f7	1279	else
<>	144:ef7eb2e8f9f7	1280	{
<>	144:ef7eb2e8f9f7	1281	/* set Rx FIFO size */
<>	144:ef7eb2e8f9f7	1282	USBx->GRXFSIZ = (uint32_t )0x200;
<>	144:ef7eb2e8f9f7	1283	USBx->DIEPTXF0_HNPTXFSIZ = (uint32_t )(((0x100 << 16)& USB_OTG_NPTXFD) \| 0x200);
<>	144:ef7eb2e8f9f7	1284	USBx->HPTXFSIZ = (uint32_t )(((0xE0 << 16)& USB_OTG_HPTXFSIZ_PTXFD) \| 0x300);
<>	144:ef7eb2e8f9f7	1285	}
<>	144:ef7eb2e8f9f7	1286
<>	144:ef7eb2e8f9f7	1287	/* Enable the common interrupts */
<>	144:ef7eb2e8f9f7	1288	if (cfg.dma_enable == DISABLE)
<>	144:ef7eb2e8f9f7	1289	{
<>	144:ef7eb2e8f9f7	1290	USBx->GINTMSK \|= USB_OTG_GINTMSK_RXFLVLM;
<>	144:ef7eb2e8f9f7	1291	}
<>	144:ef7eb2e8f9f7	1292
<>	144:ef7eb2e8f9f7	1293	/* Enable interrupts matching to the Host mode ONLY */
<>	144:ef7eb2e8f9f7	1294	USBx->GINTMSK \|= (USB_OTG_GINTMSK_PRTIM \| USB_OTG_GINTMSK_HCIM \|\
<>	144:ef7eb2e8f9f7	1295	USB_OTG_GINTMSK_SOFM \|USB_OTG_GINTSTS_DISCINT\|\
<>	144:ef7eb2e8f9f7	1296	USB_OTG_GINTMSK_PXFRM_IISOOXFRM \| USB_OTG_GINTMSK_WUIM);
<>	144:ef7eb2e8f9f7	1297
<>	144:ef7eb2e8f9f7	1298	return HAL_OK;
<>	144:ef7eb2e8f9f7	1299	}
<>	144:ef7eb2e8f9f7	1300
<>	144:ef7eb2e8f9f7	1301	/**
<>	144:ef7eb2e8f9f7	1302	* @brief USB_InitFSLSPClkSel : Initializes the FSLSPClkSel field of the
<>	144:ef7eb2e8f9f7	1303	* HCFG register on the PHY type and set the right frame interval
<>	144:ef7eb2e8f9f7	1304	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1305	* @param freq : clock frequency
<>	144:ef7eb2e8f9f7	1306	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1307	* HCFG_48_MHZ : Full Speed 48 MHz Clock
<>	144:ef7eb2e8f9f7	1308	* HCFG_6_MHZ : Low Speed 6 MHz Clock
<>	144:ef7eb2e8f9f7	1309	* @retval HAL status
<>	144:ef7eb2e8f9f7	1310	*/
<>	144:ef7eb2e8f9f7	1311	HAL_StatusTypeDef USB_InitFSLSPClkSel(USB_OTG_GlobalTypeDef *USBx , uint8_t freq)
<>	144:ef7eb2e8f9f7	1312	{
<>	144:ef7eb2e8f9f7	1313	USBx_HOST->HCFG &= ~(USB_OTG_HCFG_FSLSPCS);
<>	144:ef7eb2e8f9f7	1314	USBx_HOST->HCFG \|= (freq & USB_OTG_HCFG_FSLSPCS);
<>	144:ef7eb2e8f9f7	1315
<>	144:ef7eb2e8f9f7	1316	if (freq == HCFG_48_MHZ)
<>	144:ef7eb2e8f9f7	1317	{
<>	144:ef7eb2e8f9f7	1318	USBx_HOST->HFIR = (uint32_t)48000;
<>	144:ef7eb2e8f9f7	1319	}
<>	144:ef7eb2e8f9f7	1320	else if (freq == HCFG_6_MHZ)
<>	144:ef7eb2e8f9f7	1321	{
<>	144:ef7eb2e8f9f7	1322	USBx_HOST->HFIR = (uint32_t)6000;
<>	144:ef7eb2e8f9f7	1323	}
<>	144:ef7eb2e8f9f7	1324	return HAL_OK;
<>	144:ef7eb2e8f9f7	1325	}
<>	144:ef7eb2e8f9f7	1326
<>	144:ef7eb2e8f9f7	1327	/**
<>	144:ef7eb2e8f9f7	1328	* @brief USB_OTG_ResetPort : Reset Host Port
<>	144:ef7eb2e8f9f7	1329	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1330	* @retval HAL status
<>	144:ef7eb2e8f9f7	1331	* @note : (1)The application must wait at least 10 ms
<>	144:ef7eb2e8f9f7	1332	* before clearing the reset bit.
<>	144:ef7eb2e8f9f7	1333	*/
<>	144:ef7eb2e8f9f7	1334	HAL_StatusTypeDef USB_ResetPort(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1335	{
<>	144:ef7eb2e8f9f7	1336	__IO uint32_t hprt0;
<>	161:2cc1468da177	1337
<>	144:ef7eb2e8f9f7	1338	hprt0 = USBx_HPRT0;
<>	161:2cc1468da177	1339
<>	161:2cc1468da177	1340	hprt0 &= ~(USB_OTG_HPRT_PENA \| USB_OTG_HPRT_PCDET \|
<>	161:2cc1468da177	1341	USB_OTG_HPRT_PENCHNG \| USB_OTG_HPRT_POCCHNG);
<>	161:2cc1468da177	1342
<>	144:ef7eb2e8f9f7	1343	USBx_HPRT0 = (USB_OTG_HPRT_PRST \| hprt0);
<>	161:2cc1468da177	1344	HAL_Delay (100); /* See Note #1 */
<>	144:ef7eb2e8f9f7	1345	USBx_HPRT0 = ((~USB_OTG_HPRT_PRST) & hprt0);
<>	161:2cc1468da177	1346	HAL_Delay (10);
<>	161:2cc1468da177	1347
<>	144:ef7eb2e8f9f7	1348	return HAL_OK;
<>	144:ef7eb2e8f9f7	1349	}
<>	144:ef7eb2e8f9f7	1350
<>	144:ef7eb2e8f9f7	1351	/**
<>	144:ef7eb2e8f9f7	1352	* @brief USB_DriveVbus : activate or de-activate vbus
<>	144:ef7eb2e8f9f7	1353	* @param state : VBUS state
<>	144:ef7eb2e8f9f7	1354	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1355	* 0 : VBUS Active
<>	144:ef7eb2e8f9f7	1356	* 1 : VBUS Inactive
<>	144:ef7eb2e8f9f7	1357	* @retval HAL status
<>	144:ef7eb2e8f9f7	1358	*/
<>	144:ef7eb2e8f9f7	1359	HAL_StatusTypeDef USB_DriveVbus (USB_OTG_GlobalTypeDef *USBx, uint8_t state)
<>	144:ef7eb2e8f9f7	1360	{
<>	144:ef7eb2e8f9f7	1361	__IO uint32_t hprt0;
<>	144:ef7eb2e8f9f7	1362
<>	144:ef7eb2e8f9f7	1363	hprt0 = USBx_HPRT0;
<>	161:2cc1468da177	1364
<>	161:2cc1468da177	1365	hprt0 &= ~(USB_OTG_HPRT_PENA \| USB_OTG_HPRT_PCDET \|
<>	161:2cc1468da177	1366	USB_OTG_HPRT_PENCHNG \| USB_OTG_HPRT_POCCHNG);
<>	161:2cc1468da177	1367
<>	144:ef7eb2e8f9f7	1368	if (((hprt0 & USB_OTG_HPRT_PPWR) == 0 ) && (state == 1 ))
<>	144:ef7eb2e8f9f7	1369	{
<>	144:ef7eb2e8f9f7	1370	USBx_HPRT0 = (USB_OTG_HPRT_PPWR \| hprt0);
<>	144:ef7eb2e8f9f7	1371	}
<>	144:ef7eb2e8f9f7	1372	if (((hprt0 & USB_OTG_HPRT_PPWR) == USB_OTG_HPRT_PPWR) && (state == 0 ))
<>	144:ef7eb2e8f9f7	1373	{
<>	144:ef7eb2e8f9f7	1374	USBx_HPRT0 = ((~USB_OTG_HPRT_PPWR) & hprt0);
<>	144:ef7eb2e8f9f7	1375	}
<>	144:ef7eb2e8f9f7	1376	return HAL_OK;
<>	144:ef7eb2e8f9f7	1377	}
<>	144:ef7eb2e8f9f7	1378
<>	144:ef7eb2e8f9f7	1379	/**
<>	144:ef7eb2e8f9f7	1380	* @brief Return Host Core speed
<>	144:ef7eb2e8f9f7	1381	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1382	* @retval speed : Host speed
<>	144:ef7eb2e8f9f7	1383	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1384	* @arg USB_OTG_SPEED_HIGH: High speed mode
<>	144:ef7eb2e8f9f7	1385	* @arg USB_OTG_SPEED_FULL: Full speed mode
<>	144:ef7eb2e8f9f7	1386	* @arg USB_OTG_SPEED_LOW: Low speed mode
<>	144:ef7eb2e8f9f7	1387	*/
<>	144:ef7eb2e8f9f7	1388	uint32_t USB_GetHostSpeed (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1389	{
<>	144:ef7eb2e8f9f7	1390	__IO uint32_t hprt0;
<>	144:ef7eb2e8f9f7	1391
<>	144:ef7eb2e8f9f7	1392	hprt0 = USBx_HPRT0;
<>	144:ef7eb2e8f9f7	1393	return ((hprt0 & USB_OTG_HPRT_PSPD) >> 17);
<>	144:ef7eb2e8f9f7	1394	}
<>	144:ef7eb2e8f9f7	1395
<>	144:ef7eb2e8f9f7	1396	/**
<>	144:ef7eb2e8f9f7	1397	* @brief Return Host Current Frame number
<>	144:ef7eb2e8f9f7	1398	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1399	* @retval current frame number
<>	144:ef7eb2e8f9f7	1400	*/
<>	144:ef7eb2e8f9f7	1401	uint32_t USB_GetCurrentFrame (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1402	{
<>	144:ef7eb2e8f9f7	1403	return (USBx_HOST->HFNUM & USB_OTG_HFNUM_FRNUM);
<>	144:ef7eb2e8f9f7	1404	}
<>	144:ef7eb2e8f9f7	1405
<>	144:ef7eb2e8f9f7	1406	/**
<>	144:ef7eb2e8f9f7	1407	* @brief Initialize a host channel
<>	144:ef7eb2e8f9f7	1408	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1409	* @param ch_num : Channel number
<>	144:ef7eb2e8f9f7	1410	* This parameter can be a value from 1 to 15
<>	144:ef7eb2e8f9f7	1411	* @param epnum : Endpoint number
<>	144:ef7eb2e8f9f7	1412	* This parameter can be a value from 1 to 15
<>	144:ef7eb2e8f9f7	1413	* @param dev_address : Current device address
<>	144:ef7eb2e8f9f7	1414	* This parameter can be a value from 0 to 255
<>	144:ef7eb2e8f9f7	1415	* @param speed : Current device speed
<>	144:ef7eb2e8f9f7	1416	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1417	* @arg USB_OTG_SPEED_HIGH: High speed mode
<>	144:ef7eb2e8f9f7	1418	* @arg USB_OTG_SPEED_FULL: Full speed mode
<>	144:ef7eb2e8f9f7	1419	* @arg USB_OTG_SPEED_LOW: Low speed mode
<>	144:ef7eb2e8f9f7	1420	* @param ep_type : Endpoint Type
<>	144:ef7eb2e8f9f7	1421	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1422	* @arg EP_TYPE_CTRL: Control type
<>	144:ef7eb2e8f9f7	1423	* @arg EP_TYPE_ISOC: Isochronous type
<>	144:ef7eb2e8f9f7	1424	* @arg EP_TYPE_BULK: Bulk type
<>	144:ef7eb2e8f9f7	1425	* @arg EP_TYPE_INTR: Interrupt type
<>	144:ef7eb2e8f9f7	1426	* @param mps : Max Packet Size
<>	144:ef7eb2e8f9f7	1427	* This parameter can be a value from 0 to32K
<>	144:ef7eb2e8f9f7	1428	* @retval HAL state
<>	144:ef7eb2e8f9f7	1429	*/
<>	144:ef7eb2e8f9f7	1430	HAL_StatusTypeDef USB_HC_Init(USB_OTG_GlobalTypeDef *USBx,
<>	144:ef7eb2e8f9f7	1431	uint8_t ch_num,
<>	144:ef7eb2e8f9f7	1432	uint8_t epnum,
<>	144:ef7eb2e8f9f7	1433	uint8_t dev_address,
<>	144:ef7eb2e8f9f7	1434	uint8_t speed,
<>	144:ef7eb2e8f9f7	1435	uint8_t ep_type,
<>	144:ef7eb2e8f9f7	1436	uint16_t mps)
<>	144:ef7eb2e8f9f7	1437	{
<>	144:ef7eb2e8f9f7	1438
<>	144:ef7eb2e8f9f7	1439	/* Clear old interrupt conditions for this host channel. */
<>	144:ef7eb2e8f9f7	1440	USBx_HC(ch_num)->HCINT = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	1441
<>	144:ef7eb2e8f9f7	1442	/* Enable channel interrupts required for this transfer. */
<>	144:ef7eb2e8f9f7	1443	switch (ep_type)
<>	144:ef7eb2e8f9f7	1444	{
<>	144:ef7eb2e8f9f7	1445	case EP_TYPE_CTRL:
<>	144:ef7eb2e8f9f7	1446	case EP_TYPE_BULK:
<>	144:ef7eb2e8f9f7	1447
<>	144:ef7eb2e8f9f7	1448	USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM \|\
<>	144:ef7eb2e8f9f7	1449	USB_OTG_HCINTMSK_STALLM \|\
<>	144:ef7eb2e8f9f7	1450	USB_OTG_HCINTMSK_TXERRM \|\
<>	144:ef7eb2e8f9f7	1451	USB_OTG_HCINTMSK_DTERRM \|\
<>	144:ef7eb2e8f9f7	1452	USB_OTG_HCINTMSK_AHBERR \|\
<>	144:ef7eb2e8f9f7	1453	USB_OTG_HCINTMSK_NAKM ;
<>	144:ef7eb2e8f9f7	1454
<>	144:ef7eb2e8f9f7	1455	if (epnum & 0x80)
<>	144:ef7eb2e8f9f7	1456	{
<>	144:ef7eb2e8f9f7	1457	USBx_HC(ch_num)->HCINTMSK \|= USB_OTG_HCINTMSK_BBERRM;
<>	144:ef7eb2e8f9f7	1458	}
<>	144:ef7eb2e8f9f7	1459	else
<>	144:ef7eb2e8f9f7	1460	{
<>	144:ef7eb2e8f9f7	1461	if(USBx != USB_OTG_FS)
<>	144:ef7eb2e8f9f7	1462	{
<>	144:ef7eb2e8f9f7	1463	USBx_HC(ch_num)->HCINTMSK \|= (USB_OTG_HCINTMSK_NYET \| USB_OTG_HCINTMSK_ACKM);
<>	144:ef7eb2e8f9f7	1464	}
<>	144:ef7eb2e8f9f7	1465	}
<>	144:ef7eb2e8f9f7	1466	break;
<>	144:ef7eb2e8f9f7	1467
<>	144:ef7eb2e8f9f7	1468	case EP_TYPE_INTR:
<>	144:ef7eb2e8f9f7	1469
<>	144:ef7eb2e8f9f7	1470	USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM \|\
<>	144:ef7eb2e8f9f7	1471	USB_OTG_HCINTMSK_STALLM \|\
<>	144:ef7eb2e8f9f7	1472	USB_OTG_HCINTMSK_TXERRM \|\
<>	144:ef7eb2e8f9f7	1473	USB_OTG_HCINTMSK_DTERRM \|\
<>	144:ef7eb2e8f9f7	1474	USB_OTG_HCINTMSK_NAKM \|\
<>	144:ef7eb2e8f9f7	1475	USB_OTG_HCINTMSK_AHBERR \|\
<>	144:ef7eb2e8f9f7	1476	USB_OTG_HCINTMSK_FRMORM ;
<>	144:ef7eb2e8f9f7	1477
<>	144:ef7eb2e8f9f7	1478	if (epnum & 0x80)
<>	144:ef7eb2e8f9f7	1479	{
<>	144:ef7eb2e8f9f7	1480	USBx_HC(ch_num)->HCINTMSK \|= USB_OTG_HCINTMSK_BBERRM;
<>	144:ef7eb2e8f9f7	1481	}
<>	144:ef7eb2e8f9f7	1482
<>	144:ef7eb2e8f9f7	1483	break;
<>	144:ef7eb2e8f9f7	1484	case EP_TYPE_ISOC:
<>	144:ef7eb2e8f9f7	1485
<>	144:ef7eb2e8f9f7	1486	USBx_HC(ch_num)->HCINTMSK = USB_OTG_HCINTMSK_XFRCM \|\
<>	144:ef7eb2e8f9f7	1487	USB_OTG_HCINTMSK_ACKM \|\
<>	144:ef7eb2e8f9f7	1488	USB_OTG_HCINTMSK_AHBERR \|\
<>	144:ef7eb2e8f9f7	1489	USB_OTG_HCINTMSK_FRMORM ;
<>	144:ef7eb2e8f9f7	1490
<>	144:ef7eb2e8f9f7	1491	if (epnum & 0x80)
<>	144:ef7eb2e8f9f7	1492	{
<>	144:ef7eb2e8f9f7	1493	USBx_HC(ch_num)->HCINTMSK \|= (USB_OTG_HCINTMSK_TXERRM \| USB_OTG_HCINTMSK_BBERRM);
<>	144:ef7eb2e8f9f7	1494	}
<>	144:ef7eb2e8f9f7	1495	break;
<>	144:ef7eb2e8f9f7	1496	}
<>	144:ef7eb2e8f9f7	1497
<>	144:ef7eb2e8f9f7	1498	/* Enable the top level host channel interrupt. */
<>	144:ef7eb2e8f9f7	1499	USBx_HOST->HAINTMSK \|= (1 << ch_num);
<>	144:ef7eb2e8f9f7	1500
<>	144:ef7eb2e8f9f7	1501	/* Make sure host channel interrupts are enabled. */
<>	144:ef7eb2e8f9f7	1502	USBx->GINTMSK \|= USB_OTG_GINTMSK_HCIM;
<>	144:ef7eb2e8f9f7	1503
<>	144:ef7eb2e8f9f7	1504	/* Program the HCCHAR register */
<>	144:ef7eb2e8f9f7	1505	USBx_HC(ch_num)->HCCHAR = (((dev_address << 22) & USB_OTG_HCCHAR_DAD) \|\
<>	144:ef7eb2e8f9f7	1506	(((epnum & 0x7F)<< 11) & USB_OTG_HCCHAR_EPNUM)\|\
<>	144:ef7eb2e8f9f7	1507	((((epnum & 0x80) == 0x80)<< 15) & USB_OTG_HCCHAR_EPDIR)\|\
<>	144:ef7eb2e8f9f7	1508	(((speed == HPRT0_PRTSPD_LOW_SPEED)<< 17) & USB_OTG_HCCHAR_LSDEV)\|\
<>	144:ef7eb2e8f9f7	1509	((ep_type << 18) & USB_OTG_HCCHAR_EPTYP)\|\
<>	144:ef7eb2e8f9f7	1510	(mps & USB_OTG_HCCHAR_MPSIZ));
<>	144:ef7eb2e8f9f7	1511
<>	144:ef7eb2e8f9f7	1512	if (ep_type == EP_TYPE_INTR)
<>	144:ef7eb2e8f9f7	1513	{
<>	144:ef7eb2e8f9f7	1514	USBx_HC(ch_num)->HCCHAR \|= USB_OTG_HCCHAR_ODDFRM ;
<>	144:ef7eb2e8f9f7	1515	}
<>	144:ef7eb2e8f9f7	1516
<>	144:ef7eb2e8f9f7	1517	return HAL_OK;
<>	144:ef7eb2e8f9f7	1518	}
<>	144:ef7eb2e8f9f7	1519
<>	144:ef7eb2e8f9f7	1520	/**
<>	144:ef7eb2e8f9f7	1521	* @brief Start a transfer over a host channel
<>	144:ef7eb2e8f9f7	1522	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1523	* @param hc : pointer to host channel structure
<>	144:ef7eb2e8f9f7	1524	* @param dma: USB dma enabled or disabled
<>	144:ef7eb2e8f9f7	1525	* This parameter can be one of these values:
<>	144:ef7eb2e8f9f7	1526	* 0 : DMA feature not used
<>	144:ef7eb2e8f9f7	1527	* 1 : DMA feature used
<>	144:ef7eb2e8f9f7	1528	* @retval HAL state
<>	144:ef7eb2e8f9f7	1529	*/
<>	144:ef7eb2e8f9f7	1530	HAL_StatusTypeDef USB_HC_StartXfer(USB_OTG_GlobalTypeDef USBx, USB_OTG_HCTypeDef hc, uint8_t dma)
<>	144:ef7eb2e8f9f7	1531	{
<>	161:2cc1468da177	1532	static __IO uint32_t tmpreg = 0;
<>	144:ef7eb2e8f9f7	1533	uint8_t is_oddframe = 0;
<>	144:ef7eb2e8f9f7	1534	uint16_t len_words = 0;
<>	144:ef7eb2e8f9f7	1535	uint16_t num_packets = 0;
<>	144:ef7eb2e8f9f7	1536	uint16_t max_hc_pkt_count = 256;
<>	144:ef7eb2e8f9f7	1537
<>	144:ef7eb2e8f9f7	1538	if((USBx != USB_OTG_FS) && (hc->speed == USB_OTG_SPEED_HIGH))
<>	144:ef7eb2e8f9f7	1539	{
<>	144:ef7eb2e8f9f7	1540	if((dma == 0) && (hc->do_ping == 1))
<>	144:ef7eb2e8f9f7	1541	{
<>	144:ef7eb2e8f9f7	1542	USB_DoPing(USBx, hc->ch_num);
<>	144:ef7eb2e8f9f7	1543	return HAL_OK;
<>	144:ef7eb2e8f9f7	1544	}
<>	144:ef7eb2e8f9f7	1545	else if(dma == 1)
<>	144:ef7eb2e8f9f7	1546	{
<>	144:ef7eb2e8f9f7	1547	USBx_HC(hc->ch_num)->HCINTMSK &= ~(USB_OTG_HCINTMSK_NYET \| USB_OTG_HCINTMSK_ACKM);
<>	144:ef7eb2e8f9f7	1548	hc->do_ping = 0;
<>	144:ef7eb2e8f9f7	1549	}
<>	144:ef7eb2e8f9f7	1550	}
<>	144:ef7eb2e8f9f7	1551
<>	144:ef7eb2e8f9f7	1552	/* Compute the expected number of packets associated to the transfer */
<>	144:ef7eb2e8f9f7	1553	if (hc->xfer_len > 0)
<>	144:ef7eb2e8f9f7	1554	{
<>	144:ef7eb2e8f9f7	1555	num_packets = (hc->xfer_len + hc->max_packet - 1) / hc->max_packet;
<>	144:ef7eb2e8f9f7	1556
<>	144:ef7eb2e8f9f7	1557	if (num_packets > max_hc_pkt_count)
<>	144:ef7eb2e8f9f7	1558	{
<>	144:ef7eb2e8f9f7	1559	num_packets = max_hc_pkt_count;
<>	144:ef7eb2e8f9f7	1560	hc->xfer_len = num_packets * hc->max_packet;
<>	144:ef7eb2e8f9f7	1561	}
<>	144:ef7eb2e8f9f7	1562	}
<>	144:ef7eb2e8f9f7	1563	else
<>	144:ef7eb2e8f9f7	1564	{
<>	144:ef7eb2e8f9f7	1565	num_packets = 1;
<>	144:ef7eb2e8f9f7	1566	}
<>	144:ef7eb2e8f9f7	1567	if (hc->ep_is_in)
<>	144:ef7eb2e8f9f7	1568	{
<>	144:ef7eb2e8f9f7	1569	hc->xfer_len = num_packets * hc->max_packet;
<>	144:ef7eb2e8f9f7	1570	}
<>	144:ef7eb2e8f9f7	1571
<>	144:ef7eb2e8f9f7	1572	/* Initialize the HCTSIZn register */
<>	144:ef7eb2e8f9f7	1573	USBx_HC(hc->ch_num)->HCTSIZ = (((hc->xfer_len) & USB_OTG_HCTSIZ_XFRSIZ)) \|\
<>	144:ef7eb2e8f9f7	1574	((num_packets << 19) & USB_OTG_HCTSIZ_PKTCNT) \|\
<>	144:ef7eb2e8f9f7	1575	(((hc->data_pid) << 29) & USB_OTG_HCTSIZ_DPID);
<>	144:ef7eb2e8f9f7	1576
<>	144:ef7eb2e8f9f7	1577	if (dma)
<>	144:ef7eb2e8f9f7	1578	{
<>	144:ef7eb2e8f9f7	1579	/* xfer_buff MUST be 32-bits aligned */
<>	144:ef7eb2e8f9f7	1580	USBx_HC(hc->ch_num)->HCDMA = (uint32_t)hc->xfer_buff;
<>	144:ef7eb2e8f9f7	1581	}
<>	144:ef7eb2e8f9f7	1582
<>	144:ef7eb2e8f9f7	1583	is_oddframe = (USBx_HOST->HFNUM & 0x01) ? 0 : 1;
<>	144:ef7eb2e8f9f7	1584	USBx_HC(hc->ch_num)->HCCHAR &= ~USB_OTG_HCCHAR_ODDFRM;
<>	144:ef7eb2e8f9f7	1585	USBx_HC(hc->ch_num)->HCCHAR \|= (is_oddframe << 29);
<>	144:ef7eb2e8f9f7	1586
<>	144:ef7eb2e8f9f7	1587	/* Set host channel enable */
<>	144:ef7eb2e8f9f7	1588	tmpreg = USBx_HC(hc->ch_num)->HCCHAR;
<>	144:ef7eb2e8f9f7	1589	tmpreg &= ~USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1590	tmpreg \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1591	USBx_HC(hc->ch_num)->HCCHAR = tmpreg;
<>	144:ef7eb2e8f9f7	1592
<>	144:ef7eb2e8f9f7	1593	if (dma == 0) /* Slave mode */
<>	144:ef7eb2e8f9f7	1594	{
<>	144:ef7eb2e8f9f7	1595	if((hc->ep_is_in == 0) && (hc->xfer_len > 0))
<>	144:ef7eb2e8f9f7	1596	{
<>	144:ef7eb2e8f9f7	1597	switch(hc->ep_type)
<>	144:ef7eb2e8f9f7	1598	{
<>	144:ef7eb2e8f9f7	1599	/* Non periodic transfer */
<>	144:ef7eb2e8f9f7	1600	case EP_TYPE_CTRL:
<>	144:ef7eb2e8f9f7	1601	case EP_TYPE_BULK:
<>	144:ef7eb2e8f9f7	1602
<>	144:ef7eb2e8f9f7	1603	len_words = (hc->xfer_len + 3) / 4;
<>	144:ef7eb2e8f9f7	1604
<>	144:ef7eb2e8f9f7	1605	/* check if there is enough space in FIFO space */
<>	144:ef7eb2e8f9f7	1606	if(len_words > (USBx->HNPTXSTS & 0xFFFF))
<>	144:ef7eb2e8f9f7	1607	{
<>	144:ef7eb2e8f9f7	1608	/* need to process data in nptxfempty interrupt */
<>	144:ef7eb2e8f9f7	1609	USBx->GINTMSK \|= USB_OTG_GINTMSK_NPTXFEM;
<>	144:ef7eb2e8f9f7	1610	}
<>	144:ef7eb2e8f9f7	1611	break;
<>	144:ef7eb2e8f9f7	1612	/* Periodic transfer */
<>	144:ef7eb2e8f9f7	1613	case EP_TYPE_INTR:
<>	144:ef7eb2e8f9f7	1614	case EP_TYPE_ISOC:
<>	144:ef7eb2e8f9f7	1615	len_words = (hc->xfer_len + 3) / 4;
<>	144:ef7eb2e8f9f7	1616	/* check if there is enough space in FIFO space */
<>	144:ef7eb2e8f9f7	1617	if(len_words > (USBx_HOST->HPTXSTS & 0xFFFF)) /* split the transfer */
<>	144:ef7eb2e8f9f7	1618	{
<>	144:ef7eb2e8f9f7	1619	/* need to process data in ptxfempty interrupt */
<>	144:ef7eb2e8f9f7	1620	USBx->GINTMSK \|= USB_OTG_GINTMSK_PTXFEM;
<>	144:ef7eb2e8f9f7	1621	}
<>	144:ef7eb2e8f9f7	1622	break;
<>	144:ef7eb2e8f9f7	1623
<>	144:ef7eb2e8f9f7	1624	default:
<>	144:ef7eb2e8f9f7	1625	break;
<>	144:ef7eb2e8f9f7	1626	}
<>	144:ef7eb2e8f9f7	1627
<>	144:ef7eb2e8f9f7	1628	/* Write packet into the Tx FIFO. */
<>	144:ef7eb2e8f9f7	1629	USB_WritePacket(USBx, hc->xfer_buff, hc->ch_num, hc->xfer_len, 0);
Kojto	158:b23ee177fd68	1630	hc->xfer_count = hc->xfer_len;
Kojto	158:b23ee177fd68	1631
<>	144:ef7eb2e8f9f7	1632	}
<>	144:ef7eb2e8f9f7	1633	}
<>	144:ef7eb2e8f9f7	1634
<>	144:ef7eb2e8f9f7	1635	return HAL_OK;
<>	144:ef7eb2e8f9f7	1636	}
<>	144:ef7eb2e8f9f7	1637
<>	144:ef7eb2e8f9f7	1638	/**
<>	144:ef7eb2e8f9f7	1639	* @brief Read all host channel interrupts status
<>	144:ef7eb2e8f9f7	1640	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1641	* @retval HAL state
<>	144:ef7eb2e8f9f7	1642	*/
<>	144:ef7eb2e8f9f7	1643	uint32_t USB_HC_ReadInterrupt (USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1644	{
<>	144:ef7eb2e8f9f7	1645	return ((USBx_HOST->HAINT) & 0xFFFF);
<>	144:ef7eb2e8f9f7	1646	}
<>	144:ef7eb2e8f9f7	1647
<>	144:ef7eb2e8f9f7	1648	/**
<>	144:ef7eb2e8f9f7	1649	* @brief Halt a host channel
<>	144:ef7eb2e8f9f7	1650	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1651	* @param hc_num : Host Channel number
<>	144:ef7eb2e8f9f7	1652	* This parameter can be a value from 1 to 15
<>	144:ef7eb2e8f9f7	1653	* @retval HAL state
<>	144:ef7eb2e8f9f7	1654	*/
<>	144:ef7eb2e8f9f7	1655	HAL_StatusTypeDef USB_HC_Halt(USB_OTG_GlobalTypeDef *USBx , uint8_t hc_num)
<>	144:ef7eb2e8f9f7	1656	{
<>	144:ef7eb2e8f9f7	1657	uint32_t count = 0;
<>	144:ef7eb2e8f9f7	1658
<>	144:ef7eb2e8f9f7	1659	/* Check for space in the request queue to issue the halt. */
<>	161:2cc1468da177	1660	if (((((USBx_HC(hc_num)->HCCHAR) & USB_OTG_HCCHAR_EPTYP) >> 18) == HCCHAR_CTRL) \|\|
<>	161:2cc1468da177	1661	(((((USBx_HC(hc_num)->HCCHAR) & USB_OTG_HCCHAR_EPTYP) >> 18) == HCCHAR_BULK)))
<>	144:ef7eb2e8f9f7	1662	{
<>	144:ef7eb2e8f9f7	1663	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1664
<>	144:ef7eb2e8f9f7	1665	if ((USBx->HNPTXSTS & 0xFFFF) == 0)
<>	144:ef7eb2e8f9f7	1666	{
<>	144:ef7eb2e8f9f7	1667	USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1668	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1669	USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_EPDIR;
<>	144:ef7eb2e8f9f7	1670	do
<>	144:ef7eb2e8f9f7	1671	{
<>	144:ef7eb2e8f9f7	1672	if (++count > 1000)
<>	144:ef7eb2e8f9f7	1673	{
<>	144:ef7eb2e8f9f7	1674	break;
<>	144:ef7eb2e8f9f7	1675	}
<>	144:ef7eb2e8f9f7	1676	}
<>	144:ef7eb2e8f9f7	1677	while ((USBx_HC(hc_num)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<>	144:ef7eb2e8f9f7	1678	}
<>	144:ef7eb2e8f9f7	1679	else
<>	144:ef7eb2e8f9f7	1680	{
<>	144:ef7eb2e8f9f7	1681	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1682	}
<>	144:ef7eb2e8f9f7	1683	}
<>	144:ef7eb2e8f9f7	1684	else
<>	144:ef7eb2e8f9f7	1685	{
<>	144:ef7eb2e8f9f7	1686	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1687
<>	144:ef7eb2e8f9f7	1688	if ((USBx_HOST->HPTXSTS & 0xFFFF) == 0)
<>	144:ef7eb2e8f9f7	1689	{
<>	144:ef7eb2e8f9f7	1690	USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1691	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1692	USBx_HC(hc_num)->HCCHAR &= ~USB_OTG_HCCHAR_EPDIR;
<>	144:ef7eb2e8f9f7	1693	do
<>	144:ef7eb2e8f9f7	1694	{
<>	144:ef7eb2e8f9f7	1695	if (++count > 1000)
<>	144:ef7eb2e8f9f7	1696	{
<>	144:ef7eb2e8f9f7	1697	break;
<>	144:ef7eb2e8f9f7	1698	}
<>	144:ef7eb2e8f9f7	1699	}
<>	144:ef7eb2e8f9f7	1700	while ((USBx_HC(hc_num)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<>	144:ef7eb2e8f9f7	1701	}
<>	144:ef7eb2e8f9f7	1702	else
<>	144:ef7eb2e8f9f7	1703	{
<>	144:ef7eb2e8f9f7	1704	USBx_HC(hc_num)->HCCHAR \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1705	}
<>	144:ef7eb2e8f9f7	1706	}
<>	144:ef7eb2e8f9f7	1707
<>	144:ef7eb2e8f9f7	1708	return HAL_OK;
<>	144:ef7eb2e8f9f7	1709	}
<>	144:ef7eb2e8f9f7	1710
<>	144:ef7eb2e8f9f7	1711	/**
<>	144:ef7eb2e8f9f7	1712	* @brief Initiate Do Ping protocol
<>	144:ef7eb2e8f9f7	1713	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1714	* @param hc_num : Host Channel number
<>	144:ef7eb2e8f9f7	1715	* This parameter can be a value from 1 to 15
<>	144:ef7eb2e8f9f7	1716	* @retval HAL state
<>	144:ef7eb2e8f9f7	1717	*/
<>	144:ef7eb2e8f9f7	1718	HAL_StatusTypeDef USB_DoPing(USB_OTG_GlobalTypeDef *USBx , uint8_t ch_num)
<>	144:ef7eb2e8f9f7	1719	{
<>	144:ef7eb2e8f9f7	1720	uint8_t num_packets = 1;
<>	144:ef7eb2e8f9f7	1721	uint32_t tmpreg = 0;
<>	144:ef7eb2e8f9f7	1722
<>	144:ef7eb2e8f9f7	1723	USBx_HC(ch_num)->HCTSIZ = ((num_packets << 19) & USB_OTG_HCTSIZ_PKTCNT) \|\
<>	144:ef7eb2e8f9f7	1724	USB_OTG_HCTSIZ_DOPING;
<>	144:ef7eb2e8f9f7	1725
<>	144:ef7eb2e8f9f7	1726	/* Set host channel enable */
<>	144:ef7eb2e8f9f7	1727	tmpreg = USBx_HC(ch_num)->HCCHAR;
<>	144:ef7eb2e8f9f7	1728	tmpreg &= ~USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1729	tmpreg \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1730	USBx_HC(ch_num)->HCCHAR = tmpreg;
<>	144:ef7eb2e8f9f7	1731
<>	144:ef7eb2e8f9f7	1732	return HAL_OK;
<>	144:ef7eb2e8f9f7	1733	}
<>	144:ef7eb2e8f9f7	1734
<>	144:ef7eb2e8f9f7	1735	/**
<>	144:ef7eb2e8f9f7	1736	* @brief Stop Host Core
<>	144:ef7eb2e8f9f7	1737	* @param USBx : Selected device
<>	144:ef7eb2e8f9f7	1738	* @retval HAL state
<>	144:ef7eb2e8f9f7	1739	*/
<>	144:ef7eb2e8f9f7	1740	HAL_StatusTypeDef USB_StopHost(USB_OTG_GlobalTypeDef *USBx)
<>	144:ef7eb2e8f9f7	1741	{
<>	144:ef7eb2e8f9f7	1742	uint8_t i;
<>	144:ef7eb2e8f9f7	1743	uint32_t count = 0;
<>	144:ef7eb2e8f9f7	1744	uint32_t value;
<>	144:ef7eb2e8f9f7	1745
<>	144:ef7eb2e8f9f7	1746	USB_DisableGlobalInt(USBx);
<>	144:ef7eb2e8f9f7	1747
<>	144:ef7eb2e8f9f7	1748	/* Flush FIFO */
<>	144:ef7eb2e8f9f7	1749	USB_FlushTxFifo(USBx, 0x10);
<>	144:ef7eb2e8f9f7	1750	USB_FlushRxFifo(USBx);
<>	144:ef7eb2e8f9f7	1751
<>	144:ef7eb2e8f9f7	1752	/* Flush out any leftover queued requests. */
<>	144:ef7eb2e8f9f7	1753	for (i = 0; i <= 15; i++)
<>	144:ef7eb2e8f9f7	1754	{
<>	144:ef7eb2e8f9f7	1755
<>	144:ef7eb2e8f9f7	1756	value = USBx_HC(i)->HCCHAR ;
<>	144:ef7eb2e8f9f7	1757	value \|= USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1758	value &= ~USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1759	value &= ~USB_OTG_HCCHAR_EPDIR;
<>	144:ef7eb2e8f9f7	1760	USBx_HC(i)->HCCHAR = value;
<>	144:ef7eb2e8f9f7	1761	}
<>	144:ef7eb2e8f9f7	1762
<>	144:ef7eb2e8f9f7	1763	/* Halt all channels to put them into a known state. */
<>	144:ef7eb2e8f9f7	1764	for (i = 0; i <= 15; i++)
<>	144:ef7eb2e8f9f7	1765	{
<>	144:ef7eb2e8f9f7	1766	value = USBx_HC(i)->HCCHAR ;
<>	144:ef7eb2e8f9f7	1767
<>	144:ef7eb2e8f9f7	1768	value \|= USB_OTG_HCCHAR_CHDIS;
<>	144:ef7eb2e8f9f7	1769	value \|= USB_OTG_HCCHAR_CHENA;
<>	144:ef7eb2e8f9f7	1770	value &= ~USB_OTG_HCCHAR_EPDIR;
<>	144:ef7eb2e8f9f7	1771
<>	144:ef7eb2e8f9f7	1772	USBx_HC(i)->HCCHAR = value;
<>	144:ef7eb2e8f9f7	1773	do
<>	144:ef7eb2e8f9f7	1774	{
<>	144:ef7eb2e8f9f7	1775	if (++count > 1000)
<>	144:ef7eb2e8f9f7	1776	{
<>	144:ef7eb2e8f9f7	1777	break;
<>	144:ef7eb2e8f9f7	1778	}
<>	144:ef7eb2e8f9f7	1779	}
<>	144:ef7eb2e8f9f7	1780	while ((USBx_HC(i)->HCCHAR & USB_OTG_HCCHAR_CHENA) == USB_OTG_HCCHAR_CHENA);
<>	144:ef7eb2e8f9f7	1781	}
<>	144:ef7eb2e8f9f7	1782
<>	144:ef7eb2e8f9f7	1783	/* Clear any pending Host interrupts */
<>	144:ef7eb2e8f9f7	1784	USBx_HOST->HAINT = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	1785	USBx->GINTSTS = 0xFFFFFFFF;
<>	144:ef7eb2e8f9f7	1786	USB_EnableGlobalInt(USBx);
<>	144:ef7eb2e8f9f7	1787	return HAL_OK;
<>	144:ef7eb2e8f9f7	1788	}
<>	144:ef7eb2e8f9f7	1789	/**
<>	144:ef7eb2e8f9f7	1790	* @}
<>	144:ef7eb2e8f9f7	1791	*/
<>	144:ef7eb2e8f9f7	1792
<>	144:ef7eb2e8f9f7	1793	#endif /* defined (HAL_PCD_MODULE_ENABLED) \|\| defined (HAL_HCD_MODULE_ENABLED) */
<>	144:ef7eb2e8f9f7	1794
<>	144:ef7eb2e8f9f7	1795	/**
<>	144:ef7eb2e8f9f7	1796	* @}
<>	144:ef7eb2e8f9f7	1797	*/
<>	144:ef7eb2e8f9f7	1798
<>	144:ef7eb2e8f9f7	1799	/********************** (C) COPYRIGHT STMicroelectronics *END OF FILE**/

Repository toolbox

Repository details

Type:	Library
Created:	02 May 2018
Imports:	22
Forks:	0
Commits:	180
Dependents:	11
Dependencies:	0
Followers:	9

This repository is Public (Unlisted).

Important changes to repositories hosted on mbed.com

targets/TARGET_STM/TARGET_STM32F7/device/stm32f7xx_ll_usb.c@179:97f825502e2a, 2018-05-02 (annotated)

Who changed what in which revision?

Repository toolbox

Repository details

Important Information for this Arm website

Important changes to repositories hosted on mbed.com

targets/TARGET_STM/TARGET_STM32F7/device/stm32f7xx_ll_usb.c@179:97f825502e2a, 2018-05-02 (annotated)

Who changed what in which revision?

Repository toolbox

Repository details

Important Information for this Arm website

Access Warning