Frederick Huang / mbed-STM32L452

Important changes to repositories hosted on mbed.com

Mbed hosted mercurial repositories are deprecated and are due to be permanently deleted in July 2026.

To keep a copy of this software download the repository Zip archive or clone locally using Mercurial.

It is also possible to export all your personal repositories from the account settings page.

Dependents:   STM32L452_Nucleo_ticker

Fork of mbed-dev by mbed official

targets/TARGET_STM/TARGET_STM32L4/device/stm32l4xx_ll_pwr.h@182:59ec31722650, 2017-12-15 (annotated)

Committer:
Frederick_H
Date:
Fri Dec 15 08:17:23 2017 +0000
Revision:
182:59ec31722650
Parent:
167:e84263d55307 
Modify hal_tick.h of TARGET_STM32L476xG

Who changed what in which revision?

UserRevisionLine numberNew contents of line
<> 144:ef7eb2e8f9f7 1 /**
<> 144:ef7eb2e8f9f7 2 ******************************************************************************
<> 144:ef7eb2e8f9f7 3 * @file stm32l4xx_ll_pwr.h
<> 144:ef7eb2e8f9f7 4 * @author MCD Application Team
AnnaBridge 167:e84263d55307 5 * @version V1.7.1
AnnaBridge 167:e84263d55307 6 * @date 21-April-2017
<> 144:ef7eb2e8f9f7 7 * @brief Header file of PWR LL module.
<> 144:ef7eb2e8f9f7 8 ******************************************************************************
<> 144:ef7eb2e8f9f7 9 * @attention
<> 144:ef7eb2e8f9f7 10 *
AnnaBridge 167:e84263d55307 11 * <h2><center>&copy; COPYRIGHT(c) 2017 STMicroelectronics</center></h2>
<> 144:ef7eb2e8f9f7 12 *
<> 144:ef7eb2e8f9f7 13 * Redistribution and use in source and binary forms, with or without modification,
<> 144:ef7eb2e8f9f7 14 * are permitted provided that the following conditions are met:
<> 144:ef7eb2e8f9f7 15 * 1. Redistributions of source code must retain the above copyright notice,
<> 144:ef7eb2e8f9f7 16 * this list of conditions and the following disclaimer.
<> 144:ef7eb2e8f9f7 17 * 2. Redistributions in binary form must reproduce the above copyright notice,
<> 144:ef7eb2e8f9f7 18 * this list of conditions and the following disclaimer in the documentation
<> 144:ef7eb2e8f9f7 19 * and/or other materials provided with the distribution.
<> 144:ef7eb2e8f9f7 20 * 3. Neither the name of STMicroelectronics nor the names of its contributors
<> 144:ef7eb2e8f9f7 21 * may be used to endorse or promote products derived from this software
<> 144:ef7eb2e8f9f7 22 * without specific prior written permission.
<> 144:ef7eb2e8f9f7 23 *
<> 144:ef7eb2e8f9f7 24 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
<> 144:ef7eb2e8f9f7 25 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
<> 144:ef7eb2e8f9f7 26 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
<> 144:ef7eb2e8f9f7 27 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE
<> 144:ef7eb2e8f9f7 28 * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
<> 144:ef7eb2e8f9f7 29 * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
<> 144:ef7eb2e8f9f7 30 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
<> 144:ef7eb2e8f9f7 31 * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
<> 144:ef7eb2e8f9f7 32 * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
<> 144:ef7eb2e8f9f7 33 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
<> 144:ef7eb2e8f9f7 34 *
<> 144:ef7eb2e8f9f7 35 ******************************************************************************
<> 144:ef7eb2e8f9f7 36 */
<> 144:ef7eb2e8f9f7 37
<> 144:ef7eb2e8f9f7 38 /* Define to prevent recursive inclusion -------------------------------------*/
<> 144:ef7eb2e8f9f7 39 #ifndef __STM32L4xx_LL_PWR_H
<> 144:ef7eb2e8f9f7 40 #define __STM32L4xx_LL_PWR_H
<> 144:ef7eb2e8f9f7 41
<> 144:ef7eb2e8f9f7 42 #ifdef __cplusplus
<> 144:ef7eb2e8f9f7 43 extern "C" {
<> 144:ef7eb2e8f9f7 44 #endif
<> 144:ef7eb2e8f9f7 45
<> 144:ef7eb2e8f9f7 46 /* Includes ------------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 47 #include "stm32l4xx.h"
<> 144:ef7eb2e8f9f7 48
<> 144:ef7eb2e8f9f7 49 /** @addtogroup STM32L4xx_LL_Driver
<> 144:ef7eb2e8f9f7 50 * @{
<> 144:ef7eb2e8f9f7 51 */
<> 144:ef7eb2e8f9f7 52
<> 144:ef7eb2e8f9f7 53 #if defined(PWR)
<> 144:ef7eb2e8f9f7 54
<> 144:ef7eb2e8f9f7 55 /** @defgroup PWR_LL PWR
<> 144:ef7eb2e8f9f7 56 * @{
<> 144:ef7eb2e8f9f7 57 */
<> 144:ef7eb2e8f9f7 58
<> 144:ef7eb2e8f9f7 59 /* Private types -------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 60 /* Private variables ---------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 61
<> 144:ef7eb2e8f9f7 62 /* Private constants ---------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 63
<> 144:ef7eb2e8f9f7 64 /* Private macros ------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 65
<> 144:ef7eb2e8f9f7 66 /* Exported types ------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 67 /* Exported constants --------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 68 /** @defgroup PWR_LL_Exported_Constants PWR Exported Constants
<> 144:ef7eb2e8f9f7 69 * @{
<> 144:ef7eb2e8f9f7 70 */
<> 144:ef7eb2e8f9f7 71
<> 144:ef7eb2e8f9f7 72 /** @defgroup PWR_LL_EC_CLEAR_FLAG Clear Flags Defines
<> 144:ef7eb2e8f9f7 73 * @brief Flags defines which can be used with LL_PWR_WriteReg function
<> 144:ef7eb2e8f9f7 74 * @{
<> 144:ef7eb2e8f9f7 75 */
<> 144:ef7eb2e8f9f7 76 #define LL_PWR_SCR_CSBF PWR_SCR_CSBF
<> 144:ef7eb2e8f9f7 77 #define LL_PWR_SCR_CWUF PWR_SCR_CWUF
<> 144:ef7eb2e8f9f7 78 #define LL_PWR_SCR_CWUF5 PWR_SCR_CWUF5
<> 144:ef7eb2e8f9f7 79 #define LL_PWR_SCR_CWUF4 PWR_SCR_CWUF4
<> 144:ef7eb2e8f9f7 80 #define LL_PWR_SCR_CWUF3 PWR_SCR_CWUF3
<> 144:ef7eb2e8f9f7 81 #define LL_PWR_SCR_CWUF2 PWR_SCR_CWUF2
<> 144:ef7eb2e8f9f7 82 #define LL_PWR_SCR_CWUF1 PWR_SCR_CWUF1
<> 144:ef7eb2e8f9f7 83 /**
<> 144:ef7eb2e8f9f7 84 * @}
<> 144:ef7eb2e8f9f7 85 */
<> 144:ef7eb2e8f9f7 86
<> 144:ef7eb2e8f9f7 87 /** @defgroup PWR_LL_EC_GET_FLAG Get Flags Defines
<> 144:ef7eb2e8f9f7 88 * @brief Flags defines which can be used with LL_PWR_ReadReg function
<> 144:ef7eb2e8f9f7 89 * @{
<> 144:ef7eb2e8f9f7 90 */
<> 144:ef7eb2e8f9f7 91 #define LL_PWR_SR1_WUFI PWR_SR1_WUFI
<> 144:ef7eb2e8f9f7 92 #define LL_PWR_SR1_SBF PWR_SR1_SBF
<> 144:ef7eb2e8f9f7 93 #define LL_PWR_SR1_WUF5 PWR_SR1_WUF5
<> 144:ef7eb2e8f9f7 94 #define LL_PWR_SR1_WUF4 PWR_SR1_WUF4
<> 144:ef7eb2e8f9f7 95 #define LL_PWR_SR1_WUF3 PWR_SR1_WUF3
<> 144:ef7eb2e8f9f7 96 #define LL_PWR_SR1_WUF2 PWR_SR1_WUF2
<> 144:ef7eb2e8f9f7 97 #define LL_PWR_SR1_WUF1 PWR_SR1_WUF1
AnnaBridge 167:e84263d55307 98 #if defined(PWR_SR2_PVMO4)
<> 144:ef7eb2e8f9f7 99 #define LL_PWR_SR2_PVMO4 PWR_SR2_PVMO4
AnnaBridge 167:e84263d55307 100 #endif /* PWR_SR2_PVMO4 */
AnnaBridge 167:e84263d55307 101 #if defined(PWR_SR2_PVMO3)
<> 144:ef7eb2e8f9f7 102 #define LL_PWR_SR2_PVMO3 PWR_SR2_PVMO3
AnnaBridge 167:e84263d55307 103 #endif /* PWR_SR2_PVMO3 */
<> 144:ef7eb2e8f9f7 104 #if defined(PWR_SR2_PVMO2)
<> 144:ef7eb2e8f9f7 105 #define LL_PWR_SR2_PVMO2 PWR_SR2_PVMO2
<> 144:ef7eb2e8f9f7 106 #endif /* PWR_SR2_PVMO2 */
AnnaBridge 167:e84263d55307 107 #if defined(PWR_SR2_PVMO1)
<> 144:ef7eb2e8f9f7 108 #define LL_PWR_SR2_PVMO1 PWR_SR2_PVMO1
AnnaBridge 167:e84263d55307 109 #endif /* PWR_SR2_PVMO1 */
<> 144:ef7eb2e8f9f7 110 #define LL_PWR_SR2_PVDO PWR_SR2_PVDO
<> 144:ef7eb2e8f9f7 111 #define LL_PWR_SR2_VOSF PWR_SR2_VOSF
<> 144:ef7eb2e8f9f7 112 #define LL_PWR_SR2_REGLPF PWR_SR2_REGLPF
<> 144:ef7eb2e8f9f7 113 #define LL_PWR_SR2_REGLPS PWR_SR2_REGLPS
<> 144:ef7eb2e8f9f7 114 /**
<> 144:ef7eb2e8f9f7 115 * @}
<> 144:ef7eb2e8f9f7 116 */
<> 144:ef7eb2e8f9f7 117
<> 144:ef7eb2e8f9f7 118 /** @defgroup PWR_LL_EC_REGU_VOLTAGE REGU VOLTAGE
<> 144:ef7eb2e8f9f7 119 * @{
<> 144:ef7eb2e8f9f7 120 */
<> 144:ef7eb2e8f9f7 121 #define LL_PWR_REGU_VOLTAGE_SCALE1 (PWR_CR1_VOS_0)
<> 144:ef7eb2e8f9f7 122 #define LL_PWR_REGU_VOLTAGE_SCALE2 (PWR_CR1_VOS_1)
<> 144:ef7eb2e8f9f7 123 /**
<> 144:ef7eb2e8f9f7 124 * @}
<> 144:ef7eb2e8f9f7 125 */
<> 144:ef7eb2e8f9f7 126
<> 144:ef7eb2e8f9f7 127 /** @defgroup PWR_LL_EC_MODE_PWR MODE PWR
<> 144:ef7eb2e8f9f7 128 * @{
<> 144:ef7eb2e8f9f7 129 */
<> 144:ef7eb2e8f9f7 130 #define LL_PWR_MODE_STOP0 (PWR_CR1_LPMS_STOP0)
<> 144:ef7eb2e8f9f7 131 #define LL_PWR_MODE_STOP1 (PWR_CR1_LPMS_STOP1)
<> 144:ef7eb2e8f9f7 132 #define LL_PWR_MODE_STOP2 (PWR_CR1_LPMS_STOP2)
<> 144:ef7eb2e8f9f7 133 #define LL_PWR_MODE_STANDBY (PWR_CR1_LPMS_STANDBY)
<> 144:ef7eb2e8f9f7 134 #define LL_PWR_MODE_SHUTDOWN (PWR_CR1_LPMS_SHUTDOWN)
<> 144:ef7eb2e8f9f7 135 /**
<> 144:ef7eb2e8f9f7 136 * @}
<> 144:ef7eb2e8f9f7 137 */
<> 144:ef7eb2e8f9f7 138
AnnaBridge 167:e84263d55307 139 /** @defgroup PWR_LL_EC_PVM_VDDUSB_1 Peripheral voltage monitoring
<> 144:ef7eb2e8f9f7 140 * @{
<> 144:ef7eb2e8f9f7 141 */
AnnaBridge 167:e84263d55307 142 #if defined(PWR_CR2_PVME1)
<> 144:ef7eb2e8f9f7 143 #define LL_PWR_PVM_VDDUSB_1_2V (PWR_CR2_PVME1) /* Monitoring VDDUSB vs. 1.2V */
AnnaBridge 167:e84263d55307 144 #endif
<> 144:ef7eb2e8f9f7 145 #if defined(PWR_CR2_PVME2)
<> 144:ef7eb2e8f9f7 146 #define LL_PWR_PVM_VDDIO2_0_9V (PWR_CR2_PVME2) /* Monitoring VDDIO2 vs. 0.9V */
AnnaBridge 167:e84263d55307 147 #endif
AnnaBridge 167:e84263d55307 148 #if defined(PWR_CR2_PVME3)
<> 144:ef7eb2e8f9f7 149 #define LL_PWR_PVM_VDDA_1_62V (PWR_CR2_PVME3) /* Monitoring VDDA vs. 1.62V */
AnnaBridge 167:e84263d55307 150 #endif
AnnaBridge 167:e84263d55307 151 #if defined(PWR_CR2_PVME4)
<> 144:ef7eb2e8f9f7 152 #define LL_PWR_PVM_VDDA_2_2V (PWR_CR2_PVME4) /* Monitoring VDDA vs. 2.2V */
AnnaBridge 167:e84263d55307 153 #endif
<> 144:ef7eb2e8f9f7 154 /**
<> 144:ef7eb2e8f9f7 155 * @}
<> 144:ef7eb2e8f9f7 156 */
AnnaBridge 167:e84263d55307 157
<> 144:ef7eb2e8f9f7 158 /** @defgroup PWR_LL_EC_PVDLEVEL PVDLEVEL
<> 144:ef7eb2e8f9f7 159 * @{
<> 144:ef7eb2e8f9f7 160 */
<> 144:ef7eb2e8f9f7 161 #define LL_PWR_PVDLEVEL_0 (PWR_CR2_PLS_LEV0) /* VPVD0 around 2.0 V */
<> 144:ef7eb2e8f9f7 162 #define LL_PWR_PVDLEVEL_1 (PWR_CR2_PLS_LEV1) /* VPVD1 around 2.2 V */
<> 144:ef7eb2e8f9f7 163 #define LL_PWR_PVDLEVEL_2 (PWR_CR2_PLS_LEV2) /* VPVD2 around 2.4 V */
<> 144:ef7eb2e8f9f7 164 #define LL_PWR_PVDLEVEL_3 (PWR_CR2_PLS_LEV3) /* VPVD3 around 2.5 V */
<> 144:ef7eb2e8f9f7 165 #define LL_PWR_PVDLEVEL_4 (PWR_CR2_PLS_LEV4) /* VPVD4 around 2.6 V */
<> 144:ef7eb2e8f9f7 166 #define LL_PWR_PVDLEVEL_5 (PWR_CR2_PLS_LEV5) /* VPVD5 around 2.8 V */
<> 144:ef7eb2e8f9f7 167 #define LL_PWR_PVDLEVEL_6 (PWR_CR2_PLS_LEV6) /* VPVD6 around 2.9 V */
<> 144:ef7eb2e8f9f7 168 #define LL_PWR_PVDLEVEL_7 (PWR_CR2_PLS_LEV7) /* External input analog voltage (Compare internally to VREFINT) */
<> 144:ef7eb2e8f9f7 169 /**
<> 144:ef7eb2e8f9f7 170 * @}
<> 144:ef7eb2e8f9f7 171 */
<> 144:ef7eb2e8f9f7 172
<> 144:ef7eb2e8f9f7 173 /** @defgroup PWR_LL_EC_WAKEUP WAKEUP
<> 144:ef7eb2e8f9f7 174 * @{
<> 144:ef7eb2e8f9f7 175 */
<> 144:ef7eb2e8f9f7 176 #define LL_PWR_WAKEUP_PIN1 (PWR_CR3_EWUP1)
<> 144:ef7eb2e8f9f7 177 #define LL_PWR_WAKEUP_PIN2 (PWR_CR3_EWUP2)
<> 144:ef7eb2e8f9f7 178 #define LL_PWR_WAKEUP_PIN3 (PWR_CR3_EWUP3)
<> 144:ef7eb2e8f9f7 179 #define LL_PWR_WAKEUP_PIN4 (PWR_CR3_EWUP4)
<> 144:ef7eb2e8f9f7 180 #define LL_PWR_WAKEUP_PIN5 (PWR_CR3_EWUP5)
<> 144:ef7eb2e8f9f7 181 /**
<> 144:ef7eb2e8f9f7 182 * @}
<> 144:ef7eb2e8f9f7 183 */
<> 144:ef7eb2e8f9f7 184
<> 144:ef7eb2e8f9f7 185 /** @defgroup PWR_LL_EC_BATT_CHARG_RESISTOR BATT CHARG RESISTOR
<> 144:ef7eb2e8f9f7 186 * @{
<> 144:ef7eb2e8f9f7 187 */
<> 144:ef7eb2e8f9f7 188 #define LL_PWR_BATT_CHARG_RESISTOR_5K ((uint32_t)0x00000000)
<> 144:ef7eb2e8f9f7 189 #define LL_PWR_BATT_CHARGRESISTOR_1_5K (PWR_CR4_VBRS)
<> 144:ef7eb2e8f9f7 190 /**
<> 144:ef7eb2e8f9f7 191 * @}
<> 144:ef7eb2e8f9f7 192 */
<> 144:ef7eb2e8f9f7 193
<> 144:ef7eb2e8f9f7 194 /** @defgroup PWR_LL_EC_GPIO GPIO
<> 144:ef7eb2e8f9f7 195 * @{
<> 144:ef7eb2e8f9f7 196 */
<> 144:ef7eb2e8f9f7 197 #define LL_PWR_GPIO_A ((uint32_t)(&(PWR->PUCRA)))
<> 144:ef7eb2e8f9f7 198 #define LL_PWR_GPIO_B ((uint32_t)(&(PWR->PUCRB)))
<> 144:ef7eb2e8f9f7 199 #define LL_PWR_GPIO_C ((uint32_t)(&(PWR->PUCRC)))
<> 144:ef7eb2e8f9f7 200 #define LL_PWR_GPIO_D ((uint32_t)(&(PWR->PUCRD)))
<> 144:ef7eb2e8f9f7 201 #define LL_PWR_GPIO_E ((uint32_t)(&(PWR->PUCRE)))
<> 144:ef7eb2e8f9f7 202 #if defined(GPIOF)
<> 144:ef7eb2e8f9f7 203 #define LL_PWR_GPIO_F ((uint32_t)(&(PWR->PUCRF)))
AnnaBridge 167:e84263d55307 204 #endif
<> 144:ef7eb2e8f9f7 205 #if defined(GPIOG)
<> 144:ef7eb2e8f9f7 206 #define LL_PWR_GPIO_G ((uint32_t)(&(PWR->PUCRG)))
AnnaBridge 167:e84263d55307 207 #endif
AnnaBridge 167:e84263d55307 208 #if defined(GPIOH)
<> 144:ef7eb2e8f9f7 209 #define LL_PWR_GPIO_H ((uint32_t)(&(PWR->PUCRH)))
AnnaBridge 167:e84263d55307 210 #endif
AnnaBridge 167:e84263d55307 211 #if defined(GPIOI)
AnnaBridge 167:e84263d55307 212 #define LL_PWR_GPIO_I ((uint32_t)(&(PWR->PUCRI)))
AnnaBridge 167:e84263d55307 213 #endif
<> 144:ef7eb2e8f9f7 214 /**
<> 144:ef7eb2e8f9f7 215 * @}
<> 144:ef7eb2e8f9f7 216 */
<> 144:ef7eb2e8f9f7 217
<> 144:ef7eb2e8f9f7 218 /** @defgroup PWR_LL_EC_GPIO_BIT GPIO BIT
<> 144:ef7eb2e8f9f7 219 * @{
<> 144:ef7eb2e8f9f7 220 */
<> 144:ef7eb2e8f9f7 221 #define LL_PWR_GPIO_BIT_0 ((uint32_t)0x00000001)
<> 144:ef7eb2e8f9f7 222 #define LL_PWR_GPIO_BIT_1 ((uint32_t)0x00000002)
<> 144:ef7eb2e8f9f7 223 #define LL_PWR_GPIO_BIT_2 ((uint32_t)0x00000004)
<> 144:ef7eb2e8f9f7 224 #define LL_PWR_GPIO_BIT_3 ((uint32_t)0x00000008)
<> 144:ef7eb2e8f9f7 225 #define LL_PWR_GPIO_BIT_4 ((uint32_t)0x00000010)
<> 144:ef7eb2e8f9f7 226 #define LL_PWR_GPIO_BIT_5 ((uint32_t)0x00000020)
<> 144:ef7eb2e8f9f7 227 #define LL_PWR_GPIO_BIT_6 ((uint32_t)0x00000040)
<> 144:ef7eb2e8f9f7 228 #define LL_PWR_GPIO_BIT_7 ((uint32_t)0x00000080)
<> 144:ef7eb2e8f9f7 229 #define LL_PWR_GPIO_BIT_8 ((uint32_t)0x00000100)
<> 144:ef7eb2e8f9f7 230 #define LL_PWR_GPIO_BIT_9 ((uint32_t)0x00000200)
<> 144:ef7eb2e8f9f7 231 #define LL_PWR_GPIO_BIT_10 ((uint32_t)0x00000400)
<> 144:ef7eb2e8f9f7 232 #define LL_PWR_GPIO_BIT_11 ((uint32_t)0x00000800)
<> 144:ef7eb2e8f9f7 233 #define LL_PWR_GPIO_BIT_12 ((uint32_t)0x00001000)
<> 144:ef7eb2e8f9f7 234 #define LL_PWR_GPIO_BIT_13 ((uint32_t)0x00002000)
<> 144:ef7eb2e8f9f7 235 #define LL_PWR_GPIO_BIT_14 ((uint32_t)0x00004000)
<> 144:ef7eb2e8f9f7 236 #define LL_PWR_GPIO_BIT_15 ((uint32_t)0x00008000)
<> 144:ef7eb2e8f9f7 237 /**
<> 144:ef7eb2e8f9f7 238 * @}
<> 144:ef7eb2e8f9f7 239 */
<> 144:ef7eb2e8f9f7 240
<> 144:ef7eb2e8f9f7 241 /**
<> 144:ef7eb2e8f9f7 242 * @}
<> 144:ef7eb2e8f9f7 243 */
<> 144:ef7eb2e8f9f7 244
<> 144:ef7eb2e8f9f7 245 /* Exported macro ------------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 246 /** @defgroup PWR_LL_Exported_Macros PWR Exported Macros
<> 144:ef7eb2e8f9f7 247 * @{
<> 144:ef7eb2e8f9f7 248 */
<> 144:ef7eb2e8f9f7 249
<> 144:ef7eb2e8f9f7 250 /** @defgroup PWR_LL_EM_WRITE_READ Common Write and read registers Macros
<> 144:ef7eb2e8f9f7 251 * @{
<> 144:ef7eb2e8f9f7 252 */
<> 144:ef7eb2e8f9f7 253
<> 144:ef7eb2e8f9f7 254 /**
<> 144:ef7eb2e8f9f7 255 * @brief Write a value in PWR register
<> 144:ef7eb2e8f9f7 256 * @param __REG__ Register to be written
<> 144:ef7eb2e8f9f7 257 * @param __VALUE__ Value to be written in the register
<> 144:ef7eb2e8f9f7 258 * @retval None
<> 144:ef7eb2e8f9f7 259 */
<> 144:ef7eb2e8f9f7 260 #define LL_PWR_WriteReg(__REG__, __VALUE__) WRITE_REG(PWR->__REG__, (__VALUE__))
<> 144:ef7eb2e8f9f7 261
<> 144:ef7eb2e8f9f7 262 /**
<> 144:ef7eb2e8f9f7 263 * @brief Read a value in PWR register
<> 144:ef7eb2e8f9f7 264 * @param __REG__ Register to be read
<> 144:ef7eb2e8f9f7 265 * @retval Register value
<> 144:ef7eb2e8f9f7 266 */
<> 144:ef7eb2e8f9f7 267 #define LL_PWR_ReadReg(__REG__) READ_REG(PWR->__REG__)
<> 144:ef7eb2e8f9f7 268 /**
<> 144:ef7eb2e8f9f7 269 * @}
<> 144:ef7eb2e8f9f7 270 */
<> 144:ef7eb2e8f9f7 271
<> 144:ef7eb2e8f9f7 272 /**
<> 144:ef7eb2e8f9f7 273 * @}
<> 144:ef7eb2e8f9f7 274 */
<> 144:ef7eb2e8f9f7 275
<> 144:ef7eb2e8f9f7 276
<> 144:ef7eb2e8f9f7 277 /* Exported functions --------------------------------------------------------*/
<> 144:ef7eb2e8f9f7 278 /** @defgroup PWR_LL_Exported_Functions PWR Exported Functions
<> 144:ef7eb2e8f9f7 279 * @{
<> 144:ef7eb2e8f9f7 280 */
<> 144:ef7eb2e8f9f7 281
<> 144:ef7eb2e8f9f7 282 /** @defgroup PWR_LL_EF_Configuration Configuration
<> 144:ef7eb2e8f9f7 283 * @{
<> 144:ef7eb2e8f9f7 284 */
<> 144:ef7eb2e8f9f7 285
<> 144:ef7eb2e8f9f7 286 /**
<> 144:ef7eb2e8f9f7 287 * @brief Switch the regulator from main mode to low-power mode
<> 144:ef7eb2e8f9f7 288 * @rmtoll CR1 LPR LL_PWR_EnableLowPowerRunMode
<> 144:ef7eb2e8f9f7 289 * @retval None
<> 144:ef7eb2e8f9f7 290 */
<> 144:ef7eb2e8f9f7 291 __STATIC_INLINE void LL_PWR_EnableLowPowerRunMode(void)
<> 144:ef7eb2e8f9f7 292 {
<> 144:ef7eb2e8f9f7 293 SET_BIT(PWR->CR1, PWR_CR1_LPR);
<> 144:ef7eb2e8f9f7 294 }
<> 144:ef7eb2e8f9f7 295
<> 144:ef7eb2e8f9f7 296 /**
<> 144:ef7eb2e8f9f7 297 * @brief Switch the regulator from low-power mode to main mode
<> 144:ef7eb2e8f9f7 298 * @rmtoll CR1 LPR LL_PWR_DisableLowPowerRunMode
<> 144:ef7eb2e8f9f7 299 * @retval None
<> 144:ef7eb2e8f9f7 300 */
<> 144:ef7eb2e8f9f7 301 __STATIC_INLINE void LL_PWR_DisableLowPowerRunMode(void)
<> 144:ef7eb2e8f9f7 302 {
<> 144:ef7eb2e8f9f7 303 CLEAR_BIT(PWR->CR1, PWR_CR1_LPR);
<> 144:ef7eb2e8f9f7 304 }
<> 144:ef7eb2e8f9f7 305
<> 144:ef7eb2e8f9f7 306 /**
<> 144:ef7eb2e8f9f7 307 * @brief Check if the regulator is in low-power mode
<> 144:ef7eb2e8f9f7 308 * @rmtoll CR1 LPR LL_PWR_IsEnabledLowPowerRunMode
<> 144:ef7eb2e8f9f7 309 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 310 */
<> 144:ef7eb2e8f9f7 311 __STATIC_INLINE uint32_t LL_PWR_IsEnabledLowPowerRunMode(void)
<> 144:ef7eb2e8f9f7 312 {
<> 144:ef7eb2e8f9f7 313 return (READ_BIT(PWR->CR1, PWR_CR1_LPR) == (PWR_CR1_LPR));
<> 144:ef7eb2e8f9f7 314 }
<> 144:ef7eb2e8f9f7 315
<> 144:ef7eb2e8f9f7 316 /**
<> 144:ef7eb2e8f9f7 317 * @brief Switch from run main mode to run low-power mode.
<> 144:ef7eb2e8f9f7 318 * @rmtoll CR1 LPR LL_PWR_EnterLowPowerRunMode
<> 144:ef7eb2e8f9f7 319 * @retval None
<> 144:ef7eb2e8f9f7 320 */
<> 144:ef7eb2e8f9f7 321 __STATIC_INLINE void LL_PWR_EnterLowPowerRunMode(void)
<> 144:ef7eb2e8f9f7 322 {
<> 144:ef7eb2e8f9f7 323 LL_PWR_EnableLowPowerRunMode();
<> 144:ef7eb2e8f9f7 324 }
<> 144:ef7eb2e8f9f7 325
<> 144:ef7eb2e8f9f7 326 /**
<> 144:ef7eb2e8f9f7 327 * @brief Switch from run main mode to low-power mode.
<> 144:ef7eb2e8f9f7 328 * @rmtoll CR1 LPR LL_PWR_ExitLowPowerRunMode
<> 144:ef7eb2e8f9f7 329 * @retval None
<> 144:ef7eb2e8f9f7 330 */
<> 144:ef7eb2e8f9f7 331 __STATIC_INLINE void LL_PWR_ExitLowPowerRunMode(void)
<> 144:ef7eb2e8f9f7 332 {
<> 144:ef7eb2e8f9f7 333 LL_PWR_DisableLowPowerRunMode();
<> 144:ef7eb2e8f9f7 334 }
<> 144:ef7eb2e8f9f7 335
<> 144:ef7eb2e8f9f7 336 /**
<> 144:ef7eb2e8f9f7 337 * @brief Set the main internal regulator output voltage
<> 144:ef7eb2e8f9f7 338 * @rmtoll CR1 VOS LL_PWR_SetRegulVoltageScaling
<> 144:ef7eb2e8f9f7 339 * @param VoltageScaling This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 340 * @arg @ref LL_PWR_REGU_VOLTAGE_SCALE1
<> 144:ef7eb2e8f9f7 341 * @arg @ref LL_PWR_REGU_VOLTAGE_SCALE2
<> 144:ef7eb2e8f9f7 342 * @retval None
<> 144:ef7eb2e8f9f7 343 */
<> 144:ef7eb2e8f9f7 344 __STATIC_INLINE void LL_PWR_SetRegulVoltageScaling(uint32_t VoltageScaling)
<> 144:ef7eb2e8f9f7 345 {
<> 144:ef7eb2e8f9f7 346 MODIFY_REG(PWR->CR1, PWR_CR1_VOS, VoltageScaling);
<> 144:ef7eb2e8f9f7 347 }
<> 144:ef7eb2e8f9f7 348
<> 144:ef7eb2e8f9f7 349 /**
<> 144:ef7eb2e8f9f7 350 * @brief Get the main internal regulator output voltage
<> 144:ef7eb2e8f9f7 351 * @rmtoll CR1 VOS LL_PWR_GetRegulVoltageScaling
<> 144:ef7eb2e8f9f7 352 * @retval Returned value can be one of the following values:
<> 144:ef7eb2e8f9f7 353 * @arg @ref LL_PWR_REGU_VOLTAGE_SCALE1
<> 144:ef7eb2e8f9f7 354 * @arg @ref LL_PWR_REGU_VOLTAGE_SCALE2
<> 144:ef7eb2e8f9f7 355 */
<> 144:ef7eb2e8f9f7 356 __STATIC_INLINE uint32_t LL_PWR_GetRegulVoltageScaling(void)
<> 144:ef7eb2e8f9f7 357 {
<> 144:ef7eb2e8f9f7 358 return (uint32_t)(READ_BIT(PWR->CR1, PWR_CR1_VOS));
<> 144:ef7eb2e8f9f7 359 }
<> 144:ef7eb2e8f9f7 360
<> 144:ef7eb2e8f9f7 361 /**
<> 144:ef7eb2e8f9f7 362 * @brief Enable access to the backup domain
<> 144:ef7eb2e8f9f7 363 * @rmtoll CR1 DBP LL_PWR_EnableBkUpAccess
<> 144:ef7eb2e8f9f7 364 * @retval None
<> 144:ef7eb2e8f9f7 365 */
<> 144:ef7eb2e8f9f7 366 __STATIC_INLINE void LL_PWR_EnableBkUpAccess(void)
<> 144:ef7eb2e8f9f7 367 {
<> 144:ef7eb2e8f9f7 368 SET_BIT(PWR->CR1, PWR_CR1_DBP);
<> 144:ef7eb2e8f9f7 369 }
<> 144:ef7eb2e8f9f7 370
<> 144:ef7eb2e8f9f7 371 /**
<> 144:ef7eb2e8f9f7 372 * @brief Disable access to the backup domain
<> 144:ef7eb2e8f9f7 373 * @rmtoll CR1 DBP LL_PWR_DisableBkUpAccess
<> 144:ef7eb2e8f9f7 374 * @retval None
<> 144:ef7eb2e8f9f7 375 */
<> 144:ef7eb2e8f9f7 376 __STATIC_INLINE void LL_PWR_DisableBkUpAccess(void)
<> 144:ef7eb2e8f9f7 377 {
<> 144:ef7eb2e8f9f7 378 CLEAR_BIT(PWR->CR1, PWR_CR1_DBP);
<> 144:ef7eb2e8f9f7 379 }
<> 144:ef7eb2e8f9f7 380
<> 144:ef7eb2e8f9f7 381 /**
<> 144:ef7eb2e8f9f7 382 * @brief Check if the backup domain is enabled
<> 144:ef7eb2e8f9f7 383 * @rmtoll CR1 DBP LL_PWR_IsEnabledBkUpAccess
<> 144:ef7eb2e8f9f7 384 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 385 */
<> 144:ef7eb2e8f9f7 386 __STATIC_INLINE uint32_t LL_PWR_IsEnabledBkUpAccess(void)
<> 144:ef7eb2e8f9f7 387 {
<> 144:ef7eb2e8f9f7 388 return (READ_BIT(PWR->CR1, PWR_CR1_DBP) == (PWR_CR1_DBP));
<> 144:ef7eb2e8f9f7 389 }
<> 144:ef7eb2e8f9f7 390
<> 144:ef7eb2e8f9f7 391 /**
<> 144:ef7eb2e8f9f7 392 * @brief Set Low-Power mode
<> 144:ef7eb2e8f9f7 393 * @rmtoll CR1 LPMS LL_PWR_SetPowerMode
<> 144:ef7eb2e8f9f7 394 * @param LowPowerMode This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 395 * @arg @ref LL_PWR_MODE_STOP0
<> 144:ef7eb2e8f9f7 396 * @arg @ref LL_PWR_MODE_STOP1
<> 144:ef7eb2e8f9f7 397 * @arg @ref LL_PWR_MODE_STOP2
<> 144:ef7eb2e8f9f7 398 * @arg @ref LL_PWR_MODE_STANDBY
<> 144:ef7eb2e8f9f7 399 * @arg @ref LL_PWR_MODE_SHUTDOWN
<> 144:ef7eb2e8f9f7 400 * @retval None
<> 144:ef7eb2e8f9f7 401 */
<> 144:ef7eb2e8f9f7 402 __STATIC_INLINE void LL_PWR_SetPowerMode(uint32_t LowPowerMode)
<> 144:ef7eb2e8f9f7 403 {
<> 144:ef7eb2e8f9f7 404 MODIFY_REG(PWR->CR1, PWR_CR1_LPMS, LowPowerMode);
<> 144:ef7eb2e8f9f7 405 }
<> 144:ef7eb2e8f9f7 406
<> 144:ef7eb2e8f9f7 407 /**
<> 144:ef7eb2e8f9f7 408 * @brief Get Low-Power mode
<> 144:ef7eb2e8f9f7 409 * @rmtoll CR1 LPMS LL_PWR_GetPowerMode
<> 144:ef7eb2e8f9f7 410 * @retval Returned value can be one of the following values:
<> 144:ef7eb2e8f9f7 411 * @arg @ref LL_PWR_MODE_STOP0
<> 144:ef7eb2e8f9f7 412 * @arg @ref LL_PWR_MODE_STOP1
<> 144:ef7eb2e8f9f7 413 * @arg @ref LL_PWR_MODE_STOP2
<> 144:ef7eb2e8f9f7 414 * @arg @ref LL_PWR_MODE_STANDBY
<> 144:ef7eb2e8f9f7 415 * @arg @ref LL_PWR_MODE_SHUTDOWN
<> 144:ef7eb2e8f9f7 416 */
<> 144:ef7eb2e8f9f7 417 __STATIC_INLINE uint32_t LL_PWR_GetPowerMode(void)
<> 144:ef7eb2e8f9f7 418 {
<> 144:ef7eb2e8f9f7 419 return (uint32_t)(READ_BIT(PWR->CR1, PWR_CR1_LPMS));
<> 144:ef7eb2e8f9f7 420 }
<> 144:ef7eb2e8f9f7 421
AnnaBridge 167:e84263d55307 422 #if defined(PWR_CR2_PVME1)
<> 144:ef7eb2e8f9f7 423 /**
<> 144:ef7eb2e8f9f7 424 * @brief Enable VDDUSB supply
<> 144:ef7eb2e8f9f7 425 * @rmtoll CR2 USV LL_PWR_EnableVddUSB
<> 144:ef7eb2e8f9f7 426 * @retval None
<> 144:ef7eb2e8f9f7 427 */
<> 144:ef7eb2e8f9f7 428 __STATIC_INLINE void LL_PWR_EnableVddUSB(void)
<> 144:ef7eb2e8f9f7 429 {
<> 144:ef7eb2e8f9f7 430 SET_BIT(PWR->CR2, PWR_CR2_USV);
<> 144:ef7eb2e8f9f7 431 }
<> 144:ef7eb2e8f9f7 432
<> 144:ef7eb2e8f9f7 433 /**
<> 144:ef7eb2e8f9f7 434 * @brief Disable VDDUSB supply
<> 144:ef7eb2e8f9f7 435 * @rmtoll CR2 USV LL_PWR_DisableVddUSB
<> 144:ef7eb2e8f9f7 436 * @retval None
<> 144:ef7eb2e8f9f7 437 */
<> 144:ef7eb2e8f9f7 438 __STATIC_INLINE void LL_PWR_DisableVddUSB(void)
<> 144:ef7eb2e8f9f7 439 {
<> 144:ef7eb2e8f9f7 440 CLEAR_BIT(PWR->CR2, PWR_CR2_USV);
<> 144:ef7eb2e8f9f7 441 }
<> 144:ef7eb2e8f9f7 442
<> 144:ef7eb2e8f9f7 443 /**
<> 144:ef7eb2e8f9f7 444 * @brief Check if VDDUSB supply is enabled
<> 144:ef7eb2e8f9f7 445 * @rmtoll CR2 USV LL_PWR_IsEnabledVddUSB
<> 144:ef7eb2e8f9f7 446 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 447 */
<> 144:ef7eb2e8f9f7 448 __STATIC_INLINE uint32_t LL_PWR_IsEnabledVddUSB(void)
<> 144:ef7eb2e8f9f7 449 {
<> 144:ef7eb2e8f9f7 450 return (READ_BIT(PWR->CR2, PWR_CR2_USV) == (PWR_CR2_USV));
<> 144:ef7eb2e8f9f7 451 }
AnnaBridge 167:e84263d55307 452 #endif
<> 144:ef7eb2e8f9f7 453
<> 144:ef7eb2e8f9f7 454 #if defined(PWR_CR2_IOSV)
<> 144:ef7eb2e8f9f7 455 /**
<> 144:ef7eb2e8f9f7 456 * @brief Enable VDDIO2 supply
<> 144:ef7eb2e8f9f7 457 * @rmtoll CR2 IOSV LL_PWR_EnableVddIO2
<> 144:ef7eb2e8f9f7 458 * @retval None
<> 144:ef7eb2e8f9f7 459 */
<> 144:ef7eb2e8f9f7 460 __STATIC_INLINE void LL_PWR_EnableVddIO2(void)
<> 144:ef7eb2e8f9f7 461 {
<> 144:ef7eb2e8f9f7 462 SET_BIT(PWR->CR2, PWR_CR2_IOSV);
<> 144:ef7eb2e8f9f7 463 }
<> 144:ef7eb2e8f9f7 464
<> 144:ef7eb2e8f9f7 465 /**
<> 144:ef7eb2e8f9f7 466 * @brief Disable VDDIO2 supply
<> 144:ef7eb2e8f9f7 467 * @rmtoll CR2 IOSV LL_PWR_DisableVddIO2
<> 144:ef7eb2e8f9f7 468 * @retval None
<> 144:ef7eb2e8f9f7 469 */
<> 144:ef7eb2e8f9f7 470 __STATIC_INLINE void LL_PWR_DisableVddIO2(void)
<> 144:ef7eb2e8f9f7 471 {
<> 144:ef7eb2e8f9f7 472 CLEAR_BIT(PWR->CR2, PWR_CR2_IOSV);
<> 144:ef7eb2e8f9f7 473 }
<> 144:ef7eb2e8f9f7 474
<> 144:ef7eb2e8f9f7 475 /**
<> 144:ef7eb2e8f9f7 476 * @brief Check if VDDIO2 supply is enabled
<> 144:ef7eb2e8f9f7 477 * @rmtoll CR2 IOSV LL_PWR_IsEnabledVddIO2
<> 144:ef7eb2e8f9f7 478 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 479 */
<> 144:ef7eb2e8f9f7 480 __STATIC_INLINE uint32_t LL_PWR_IsEnabledVddIO2(void)
<> 144:ef7eb2e8f9f7 481 {
<> 144:ef7eb2e8f9f7 482 return (READ_BIT(PWR->CR2, PWR_CR2_IOSV) == (PWR_CR2_IOSV));
<> 144:ef7eb2e8f9f7 483 }
AnnaBridge 167:e84263d55307 484 #endif
<> 144:ef7eb2e8f9f7 485
<> 144:ef7eb2e8f9f7 486 /**
<> 144:ef7eb2e8f9f7 487 * @brief Enable the Power Voltage Monitoring on a peripheral
<> 144:ef7eb2e8f9f7 488 * @rmtoll CR2 PVME1 LL_PWR_EnablePVM\n
<> 144:ef7eb2e8f9f7 489 * CR2 PVME2 LL_PWR_EnablePVM\n
<> 144:ef7eb2e8f9f7 490 * CR2 PVME3 LL_PWR_EnablePVM\n
<> 144:ef7eb2e8f9f7 491 * CR2 PVME4 LL_PWR_EnablePVM
<> 144:ef7eb2e8f9f7 492 * @param PeriphVoltage This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 493 * @arg @ref LL_PWR_PVM_VDDUSB_1_2V (*)
<> 144:ef7eb2e8f9f7 494 * @arg @ref LL_PWR_PVM_VDDIO2_0_9V (*)
<> 144:ef7eb2e8f9f7 495 * @arg @ref LL_PWR_PVM_VDDA_1_62V
<> 144:ef7eb2e8f9f7 496 * @arg @ref LL_PWR_PVM_VDDA_2_2V
<> 144:ef7eb2e8f9f7 497 *
<> 144:ef7eb2e8f9f7 498 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 499 * @retval None
<> 144:ef7eb2e8f9f7 500 */
<> 144:ef7eb2e8f9f7 501 __STATIC_INLINE void LL_PWR_EnablePVM(uint32_t PeriphVoltage)
<> 144:ef7eb2e8f9f7 502 {
<> 144:ef7eb2e8f9f7 503 SET_BIT(PWR->CR2, PeriphVoltage);
<> 144:ef7eb2e8f9f7 504 }
<> 144:ef7eb2e8f9f7 505
<> 144:ef7eb2e8f9f7 506 /**
<> 144:ef7eb2e8f9f7 507 * @brief Disable the Power Voltage Monitoring on a peripheral
<> 144:ef7eb2e8f9f7 508 * @rmtoll CR2 PVME1 LL_PWR_DisablePVM\n
<> 144:ef7eb2e8f9f7 509 * CR2 PVME2 LL_PWR_DisablePVM\n
<> 144:ef7eb2e8f9f7 510 * CR2 PVME3 LL_PWR_DisablePVM\n
<> 144:ef7eb2e8f9f7 511 * CR2 PVME4 LL_PWR_DisablePVM
<> 144:ef7eb2e8f9f7 512 * @param PeriphVoltage This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 513 * @arg @ref LL_PWR_PVM_VDDUSB_1_2V (*)
<> 144:ef7eb2e8f9f7 514 * @arg @ref LL_PWR_PVM_VDDIO2_0_9V (*)
<> 144:ef7eb2e8f9f7 515 * @arg @ref LL_PWR_PVM_VDDA_1_62V
<> 144:ef7eb2e8f9f7 516 * @arg @ref LL_PWR_PVM_VDDA_2_2V
<> 144:ef7eb2e8f9f7 517 *
<> 144:ef7eb2e8f9f7 518 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 519 * @retval None
<> 144:ef7eb2e8f9f7 520 */
<> 144:ef7eb2e8f9f7 521 __STATIC_INLINE void LL_PWR_DisablePVM(uint32_t PeriphVoltage)
<> 144:ef7eb2e8f9f7 522 {
<> 144:ef7eb2e8f9f7 523 CLEAR_BIT(PWR->CR2, PeriphVoltage);
<> 144:ef7eb2e8f9f7 524 }
<> 144:ef7eb2e8f9f7 525
<> 144:ef7eb2e8f9f7 526 /**
AnnaBridge 167:e84263d55307 527 * @brief Check if Power Voltage Monitoring is enabled on a peripheral
<> 144:ef7eb2e8f9f7 528 * @rmtoll CR2 PVME1 LL_PWR_IsEnabledPVM\n
<> 144:ef7eb2e8f9f7 529 * CR2 PVME2 LL_PWR_IsEnabledPVM\n
<> 144:ef7eb2e8f9f7 530 * CR2 PVME3 LL_PWR_IsEnabledPVM\n
<> 144:ef7eb2e8f9f7 531 * CR2 PVME4 LL_PWR_IsEnabledPVM
<> 144:ef7eb2e8f9f7 532 * @param PeriphVoltage This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 533 * @arg @ref LL_PWR_PVM_VDDUSB_1_2V (*)
<> 144:ef7eb2e8f9f7 534 * @arg @ref LL_PWR_PVM_VDDIO2_0_9V (*)
<> 144:ef7eb2e8f9f7 535 * @arg @ref LL_PWR_PVM_VDDA_1_62V
<> 144:ef7eb2e8f9f7 536 * @arg @ref LL_PWR_PVM_VDDA_2_2V
<> 144:ef7eb2e8f9f7 537 *
<> 144:ef7eb2e8f9f7 538 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 539 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 540 */
<> 144:ef7eb2e8f9f7 541 __STATIC_INLINE uint32_t LL_PWR_IsEnabledPVM(uint32_t PeriphVoltage)
<> 144:ef7eb2e8f9f7 542 {
<> 144:ef7eb2e8f9f7 543 return (READ_BIT(PWR->CR2, PeriphVoltage) == (PeriphVoltage));
<> 144:ef7eb2e8f9f7 544 }
<> 144:ef7eb2e8f9f7 545
<> 144:ef7eb2e8f9f7 546 /**
<> 144:ef7eb2e8f9f7 547 * @brief Configure the voltage threshold detected by the Power Voltage Detector
<> 144:ef7eb2e8f9f7 548 * @rmtoll CR2 PLS LL_PWR_SetPVDLevel
<> 144:ef7eb2e8f9f7 549 * @param PVDLevel This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 550 * @arg @ref LL_PWR_PVDLEVEL_0
<> 144:ef7eb2e8f9f7 551 * @arg @ref LL_PWR_PVDLEVEL_1
<> 144:ef7eb2e8f9f7 552 * @arg @ref LL_PWR_PVDLEVEL_2
<> 144:ef7eb2e8f9f7 553 * @arg @ref LL_PWR_PVDLEVEL_3
<> 144:ef7eb2e8f9f7 554 * @arg @ref LL_PWR_PVDLEVEL_4
<> 144:ef7eb2e8f9f7 555 * @arg @ref LL_PWR_PVDLEVEL_5
<> 144:ef7eb2e8f9f7 556 * @arg @ref LL_PWR_PVDLEVEL_6
<> 144:ef7eb2e8f9f7 557 * @arg @ref LL_PWR_PVDLEVEL_7
<> 144:ef7eb2e8f9f7 558 * @retval None
<> 144:ef7eb2e8f9f7 559 */
<> 144:ef7eb2e8f9f7 560 __STATIC_INLINE void LL_PWR_SetPVDLevel(uint32_t PVDLevel)
<> 144:ef7eb2e8f9f7 561 {
<> 144:ef7eb2e8f9f7 562 MODIFY_REG(PWR->CR2, PWR_CR2_PLS, PVDLevel);
<> 144:ef7eb2e8f9f7 563 }
<> 144:ef7eb2e8f9f7 564
<> 144:ef7eb2e8f9f7 565 /**
<> 144:ef7eb2e8f9f7 566 * @brief Get the voltage threshold detection
<> 144:ef7eb2e8f9f7 567 * @rmtoll CR2 PLS LL_PWR_GetPVDLevel
<> 144:ef7eb2e8f9f7 568 * @retval Returned value can be one of the following values:
<> 144:ef7eb2e8f9f7 569 * @arg @ref LL_PWR_PVDLEVEL_0
<> 144:ef7eb2e8f9f7 570 * @arg @ref LL_PWR_PVDLEVEL_1
<> 144:ef7eb2e8f9f7 571 * @arg @ref LL_PWR_PVDLEVEL_2
<> 144:ef7eb2e8f9f7 572 * @arg @ref LL_PWR_PVDLEVEL_3
<> 144:ef7eb2e8f9f7 573 * @arg @ref LL_PWR_PVDLEVEL_4
<> 144:ef7eb2e8f9f7 574 * @arg @ref LL_PWR_PVDLEVEL_5
<> 144:ef7eb2e8f9f7 575 * @arg @ref LL_PWR_PVDLEVEL_6
<> 144:ef7eb2e8f9f7 576 * @arg @ref LL_PWR_PVDLEVEL_7
<> 144:ef7eb2e8f9f7 577 */
<> 144:ef7eb2e8f9f7 578 __STATIC_INLINE uint32_t LL_PWR_GetPVDLevel(void)
<> 144:ef7eb2e8f9f7 579 {
<> 144:ef7eb2e8f9f7 580 return (uint32_t)(READ_BIT(PWR->CR2, PWR_CR2_PLS));
<> 144:ef7eb2e8f9f7 581 }
<> 144:ef7eb2e8f9f7 582
<> 144:ef7eb2e8f9f7 583 /**
<> 144:ef7eb2e8f9f7 584 * @brief Enable Power Voltage Detector
<> 144:ef7eb2e8f9f7 585 * @rmtoll CR2 PVDE LL_PWR_EnablePVD
<> 144:ef7eb2e8f9f7 586 * @retval None
<> 144:ef7eb2e8f9f7 587 */
<> 144:ef7eb2e8f9f7 588 __STATIC_INLINE void LL_PWR_EnablePVD(void)
<> 144:ef7eb2e8f9f7 589 {
<> 144:ef7eb2e8f9f7 590 SET_BIT(PWR->CR2, PWR_CR2_PVDE);
<> 144:ef7eb2e8f9f7 591 }
<> 144:ef7eb2e8f9f7 592
<> 144:ef7eb2e8f9f7 593 /**
<> 144:ef7eb2e8f9f7 594 * @brief Disable Power Voltage Detector
<> 144:ef7eb2e8f9f7 595 * @rmtoll CR2 PVDE LL_PWR_DisablePVD
<> 144:ef7eb2e8f9f7 596 * @retval None
<> 144:ef7eb2e8f9f7 597 */
<> 144:ef7eb2e8f9f7 598 __STATIC_INLINE void LL_PWR_DisablePVD(void)
<> 144:ef7eb2e8f9f7 599 {
<> 144:ef7eb2e8f9f7 600 CLEAR_BIT(PWR->CR2, PWR_CR2_PVDE);
<> 144:ef7eb2e8f9f7 601 }
<> 144:ef7eb2e8f9f7 602
<> 144:ef7eb2e8f9f7 603 /**
<> 144:ef7eb2e8f9f7 604 * @brief Check if Power Voltage Detector is enabled
<> 144:ef7eb2e8f9f7 605 * @rmtoll CR2 PVDE LL_PWR_IsEnabledPVD
<> 144:ef7eb2e8f9f7 606 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 607 */
<> 144:ef7eb2e8f9f7 608 __STATIC_INLINE uint32_t LL_PWR_IsEnabledPVD(void)
<> 144:ef7eb2e8f9f7 609 {
<> 144:ef7eb2e8f9f7 610 return (READ_BIT(PWR->CR2, PWR_CR2_PVDE) == (PWR_CR2_PVDE));
<> 144:ef7eb2e8f9f7 611 }
<> 144:ef7eb2e8f9f7 612
<> 144:ef7eb2e8f9f7 613 /**
<> 144:ef7eb2e8f9f7 614 * @brief Enable Internal Wake-up line
<> 144:ef7eb2e8f9f7 615 * @rmtoll CR3 EIWF LL_PWR_EnableInternWU
<> 144:ef7eb2e8f9f7 616 * @retval None
<> 144:ef7eb2e8f9f7 617 */
<> 144:ef7eb2e8f9f7 618 __STATIC_INLINE void LL_PWR_EnableInternWU(void)
<> 144:ef7eb2e8f9f7 619 {
<> 144:ef7eb2e8f9f7 620 SET_BIT(PWR->CR3, PWR_CR3_EIWF);
<> 144:ef7eb2e8f9f7 621 }
<> 144:ef7eb2e8f9f7 622
<> 144:ef7eb2e8f9f7 623 /**
<> 144:ef7eb2e8f9f7 624 * @brief Disable Internal Wake-up line
<> 144:ef7eb2e8f9f7 625 * @rmtoll CR3 EIWF LL_PWR_DisableInternWU
<> 144:ef7eb2e8f9f7 626 * @retval None
<> 144:ef7eb2e8f9f7 627 */
<> 144:ef7eb2e8f9f7 628 __STATIC_INLINE void LL_PWR_DisableInternWU(void)
<> 144:ef7eb2e8f9f7 629 {
<> 144:ef7eb2e8f9f7 630 CLEAR_BIT(PWR->CR3, PWR_CR3_EIWF);
<> 144:ef7eb2e8f9f7 631 }
<> 144:ef7eb2e8f9f7 632
<> 144:ef7eb2e8f9f7 633 /**
<> 144:ef7eb2e8f9f7 634 * @brief Check if Internal Wake-up line is enabled
<> 144:ef7eb2e8f9f7 635 * @rmtoll CR3 EIWF LL_PWR_IsEnabledInternWU
<> 144:ef7eb2e8f9f7 636 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 637 */
<> 144:ef7eb2e8f9f7 638 __STATIC_INLINE uint32_t LL_PWR_IsEnabledInternWU(void)
<> 144:ef7eb2e8f9f7 639 {
<> 144:ef7eb2e8f9f7 640 return (READ_BIT(PWR->CR3, PWR_CR3_EIWF) == (PWR_CR3_EIWF));
<> 144:ef7eb2e8f9f7 641 }
<> 144:ef7eb2e8f9f7 642
<> 144:ef7eb2e8f9f7 643 /**
<> 144:ef7eb2e8f9f7 644 * @brief Enable pull-up and pull-down configuration
<> 144:ef7eb2e8f9f7 645 * @rmtoll CR3 APC LL_PWR_EnablePUPDCfg
<> 144:ef7eb2e8f9f7 646 * @retval None
<> 144:ef7eb2e8f9f7 647 */
<> 144:ef7eb2e8f9f7 648 __STATIC_INLINE void LL_PWR_EnablePUPDCfg(void)
<> 144:ef7eb2e8f9f7 649 {
<> 144:ef7eb2e8f9f7 650 SET_BIT(PWR->CR3, PWR_CR3_APC);
<> 144:ef7eb2e8f9f7 651 }
<> 144:ef7eb2e8f9f7 652
<> 144:ef7eb2e8f9f7 653 /**
<> 144:ef7eb2e8f9f7 654 * @brief Disable pull-up and pull-down configuration
<> 144:ef7eb2e8f9f7 655 * @rmtoll CR3 APC LL_PWR_DisablePUPDCfg
<> 144:ef7eb2e8f9f7 656 * @retval None
<> 144:ef7eb2e8f9f7 657 */
<> 144:ef7eb2e8f9f7 658 __STATIC_INLINE void LL_PWR_DisablePUPDCfg(void)
<> 144:ef7eb2e8f9f7 659 {
<> 144:ef7eb2e8f9f7 660 CLEAR_BIT(PWR->CR3, PWR_CR3_APC);
<> 144:ef7eb2e8f9f7 661 }
<> 144:ef7eb2e8f9f7 662
<> 144:ef7eb2e8f9f7 663 /**
<> 144:ef7eb2e8f9f7 664 * @brief Check if pull-up and pull-down configuration is enabled
<> 144:ef7eb2e8f9f7 665 * @rmtoll CR3 APC LL_PWR_IsEnabledPUPDCfg
<> 144:ef7eb2e8f9f7 666 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 667 */
<> 144:ef7eb2e8f9f7 668 __STATIC_INLINE uint32_t LL_PWR_IsEnabledPUPDCfg(void)
<> 144:ef7eb2e8f9f7 669 {
<> 144:ef7eb2e8f9f7 670 return (READ_BIT(PWR->CR3, PWR_CR3_APC) == (PWR_CR3_APC));
<> 144:ef7eb2e8f9f7 671 }
<> 144:ef7eb2e8f9f7 672
<> 144:ef7eb2e8f9f7 673 /**
<> 144:ef7eb2e8f9f7 674 * @brief Enable SRAM2 content retention in Standby mode
<> 144:ef7eb2e8f9f7 675 * @rmtoll CR3 RRS LL_PWR_EnableSRAM2Retention
<> 144:ef7eb2e8f9f7 676 * @retval None
<> 144:ef7eb2e8f9f7 677 */
<> 144:ef7eb2e8f9f7 678 __STATIC_INLINE void LL_PWR_EnableSRAM2Retention(void)
<> 144:ef7eb2e8f9f7 679 {
<> 144:ef7eb2e8f9f7 680 SET_BIT(PWR->CR3, PWR_CR3_RRS);
<> 144:ef7eb2e8f9f7 681 }
<> 144:ef7eb2e8f9f7 682
<> 144:ef7eb2e8f9f7 683 /**
<> 144:ef7eb2e8f9f7 684 * @brief Disable SRAM2 content retention in Standby mode
<> 144:ef7eb2e8f9f7 685 * @rmtoll CR3 RRS LL_PWR_DisableSRAM2Retention
<> 144:ef7eb2e8f9f7 686 * @retval None
<> 144:ef7eb2e8f9f7 687 */
<> 144:ef7eb2e8f9f7 688 __STATIC_INLINE void LL_PWR_DisableSRAM2Retention(void)
<> 144:ef7eb2e8f9f7 689 {
<> 144:ef7eb2e8f9f7 690 CLEAR_BIT(PWR->CR3, PWR_CR3_RRS);
<> 144:ef7eb2e8f9f7 691 }
<> 144:ef7eb2e8f9f7 692
<> 144:ef7eb2e8f9f7 693 /**
<> 144:ef7eb2e8f9f7 694 * @brief Check if SRAM2 content retention in Standby mode is enabled
<> 144:ef7eb2e8f9f7 695 * @rmtoll CR3 RRS LL_PWR_IsEnabledSRAM2Retention
<> 144:ef7eb2e8f9f7 696 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 697 */
<> 144:ef7eb2e8f9f7 698 __STATIC_INLINE uint32_t LL_PWR_IsEnabledSRAM2Retention(void)
<> 144:ef7eb2e8f9f7 699 {
<> 144:ef7eb2e8f9f7 700 return (READ_BIT(PWR->CR3, PWR_CR3_RRS) == (PWR_CR3_RRS));
<> 144:ef7eb2e8f9f7 701 }
<> 144:ef7eb2e8f9f7 702
<> 144:ef7eb2e8f9f7 703 /**
<> 144:ef7eb2e8f9f7 704 * @brief Enable the WakeUp PINx functionality
<> 144:ef7eb2e8f9f7 705 * @rmtoll CR3 EWUP1 LL_PWR_EnableWakeUpPin\n
<> 144:ef7eb2e8f9f7 706 * CR3 EWUP2 LL_PWR_EnableWakeUpPin\n
<> 144:ef7eb2e8f9f7 707 * CR3 EWUP3 LL_PWR_EnableWakeUpPin\n
<> 144:ef7eb2e8f9f7 708 * CR3 EWUP4 LL_PWR_EnableWakeUpPin\n
AnnaBridge 167:e84263d55307 709 * CR3 EWUP5 LL_PWR_EnableWakeUpPin\n
<> 144:ef7eb2e8f9f7 710 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 711 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 712 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 713 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 714 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 715 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 716 * @retval None
<> 144:ef7eb2e8f9f7 717 */
<> 144:ef7eb2e8f9f7 718 __STATIC_INLINE void LL_PWR_EnableWakeUpPin(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 719 {
<> 144:ef7eb2e8f9f7 720 SET_BIT(PWR->CR3, WakeUpPin);
<> 144:ef7eb2e8f9f7 721 }
<> 144:ef7eb2e8f9f7 722
<> 144:ef7eb2e8f9f7 723 /**
<> 144:ef7eb2e8f9f7 724 * @brief Disable the WakeUp PINx functionality
<> 144:ef7eb2e8f9f7 725 * @rmtoll CR3 EWUP1 LL_PWR_DisableWakeUpPin\n
<> 144:ef7eb2e8f9f7 726 * CR3 EWUP2 LL_PWR_DisableWakeUpPin\n
<> 144:ef7eb2e8f9f7 727 * CR3 EWUP3 LL_PWR_DisableWakeUpPin\n
<> 144:ef7eb2e8f9f7 728 * CR3 EWUP4 LL_PWR_DisableWakeUpPin\n
AnnaBridge 167:e84263d55307 729 * CR3 EWUP5 LL_PWR_DisableWakeUpPin\n
<> 144:ef7eb2e8f9f7 730 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 731 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 732 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 733 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 734 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 735 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 736 * @retval None
<> 144:ef7eb2e8f9f7 737 */
<> 144:ef7eb2e8f9f7 738 __STATIC_INLINE void LL_PWR_DisableWakeUpPin(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 739 {
<> 144:ef7eb2e8f9f7 740 CLEAR_BIT(PWR->CR3, WakeUpPin);
<> 144:ef7eb2e8f9f7 741 }
<> 144:ef7eb2e8f9f7 742
<> 144:ef7eb2e8f9f7 743 /**
<> 144:ef7eb2e8f9f7 744 * @brief Check if the WakeUp PINx functionality is enabled
<> 144:ef7eb2e8f9f7 745 * @rmtoll CR3 EWUP1 LL_PWR_IsEnabledWakeUpPin\n
<> 144:ef7eb2e8f9f7 746 * CR3 EWUP2 LL_PWR_IsEnabledWakeUpPin\n
<> 144:ef7eb2e8f9f7 747 * CR3 EWUP3 LL_PWR_IsEnabledWakeUpPin\n
<> 144:ef7eb2e8f9f7 748 * CR3 EWUP4 LL_PWR_IsEnabledWakeUpPin\n
AnnaBridge 167:e84263d55307 749 * CR3 EWUP5 LL_PWR_IsEnabledWakeUpPin\n
<> 144:ef7eb2e8f9f7 750 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 751 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 752 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 753 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 754 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 755 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 756 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 757 */
<> 144:ef7eb2e8f9f7 758 __STATIC_INLINE uint32_t LL_PWR_IsEnabledWakeUpPin(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 759 {
<> 144:ef7eb2e8f9f7 760 return (READ_BIT(PWR->CR3, WakeUpPin) == (WakeUpPin));
<> 144:ef7eb2e8f9f7 761 }
<> 144:ef7eb2e8f9f7 762
<> 144:ef7eb2e8f9f7 763 /**
<> 144:ef7eb2e8f9f7 764 * @brief Set the resistor impedance
<> 144:ef7eb2e8f9f7 765 * @rmtoll CR4 VBRS LL_PWR_SetBattChargResistor
<> 144:ef7eb2e8f9f7 766 * @param Resistor This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 767 * @arg @ref LL_PWR_BATT_CHARG_RESISTOR_5K
<> 144:ef7eb2e8f9f7 768 * @arg @ref LL_PWR_BATT_CHARGRESISTOR_1_5K
<> 144:ef7eb2e8f9f7 769 * @retval None
<> 144:ef7eb2e8f9f7 770 */
<> 144:ef7eb2e8f9f7 771 __STATIC_INLINE void LL_PWR_SetBattChargResistor(uint32_t Resistor)
<> 144:ef7eb2e8f9f7 772 {
<> 144:ef7eb2e8f9f7 773 MODIFY_REG(PWR->CR4, PWR_CR4_VBRS, Resistor);
<> 144:ef7eb2e8f9f7 774 }
<> 144:ef7eb2e8f9f7 775
<> 144:ef7eb2e8f9f7 776 /**
<> 144:ef7eb2e8f9f7 777 * @brief Get the resistor impedance
<> 144:ef7eb2e8f9f7 778 * @rmtoll CR4 VBRS LL_PWR_GetBattChargResistor
<> 144:ef7eb2e8f9f7 779 * @retval Returned value can be one of the following values:
<> 144:ef7eb2e8f9f7 780 * @arg @ref LL_PWR_BATT_CHARG_RESISTOR_5K
<> 144:ef7eb2e8f9f7 781 * @arg @ref LL_PWR_BATT_CHARGRESISTOR_1_5K
<> 144:ef7eb2e8f9f7 782 */
<> 144:ef7eb2e8f9f7 783 __STATIC_INLINE uint32_t LL_PWR_GetBattChargResistor(void)
<> 144:ef7eb2e8f9f7 784 {
<> 144:ef7eb2e8f9f7 785 return (uint32_t)(READ_BIT(PWR->CR4, PWR_CR4_VBRS));
<> 144:ef7eb2e8f9f7 786 }
<> 144:ef7eb2e8f9f7 787
<> 144:ef7eb2e8f9f7 788 /**
<> 144:ef7eb2e8f9f7 789 * @brief Enable battery charging
<> 144:ef7eb2e8f9f7 790 * @rmtoll CR4 VBE LL_PWR_EnableBatteryCharging
<> 144:ef7eb2e8f9f7 791 * @retval None
<> 144:ef7eb2e8f9f7 792 */
<> 144:ef7eb2e8f9f7 793 __STATIC_INLINE void LL_PWR_EnableBatteryCharging(void)
<> 144:ef7eb2e8f9f7 794 {
<> 144:ef7eb2e8f9f7 795 SET_BIT(PWR->CR4, PWR_CR4_VBE);
<> 144:ef7eb2e8f9f7 796 }
<> 144:ef7eb2e8f9f7 797
<> 144:ef7eb2e8f9f7 798 /**
<> 144:ef7eb2e8f9f7 799 * @brief Disable battery charging
<> 144:ef7eb2e8f9f7 800 * @rmtoll CR4 VBE LL_PWR_DisableBatteryCharging
<> 144:ef7eb2e8f9f7 801 * @retval None
<> 144:ef7eb2e8f9f7 802 */
<> 144:ef7eb2e8f9f7 803 __STATIC_INLINE void LL_PWR_DisableBatteryCharging(void)
<> 144:ef7eb2e8f9f7 804 {
<> 144:ef7eb2e8f9f7 805 CLEAR_BIT(PWR->CR4, PWR_CR4_VBE);
<> 144:ef7eb2e8f9f7 806 }
<> 144:ef7eb2e8f9f7 807
<> 144:ef7eb2e8f9f7 808 /**
<> 144:ef7eb2e8f9f7 809 * @brief Check if battery charging is enabled
<> 144:ef7eb2e8f9f7 810 * @rmtoll CR4 VBE LL_PWR_IsEnabledBatteryCharging
<> 144:ef7eb2e8f9f7 811 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 812 */
<> 144:ef7eb2e8f9f7 813 __STATIC_INLINE uint32_t LL_PWR_IsEnabledBatteryCharging(void)
<> 144:ef7eb2e8f9f7 814 {
<> 144:ef7eb2e8f9f7 815 return (READ_BIT(PWR->CR4, PWR_CR4_VBE) == (PWR_CR4_VBE));
<> 144:ef7eb2e8f9f7 816 }
<> 144:ef7eb2e8f9f7 817
<> 144:ef7eb2e8f9f7 818 /**
<> 144:ef7eb2e8f9f7 819 * @brief Set the Wake-Up pin polarity low for the event detection
<> 144:ef7eb2e8f9f7 820 * @rmtoll CR4 WP1 LL_PWR_SetWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 821 * CR4 WP2 LL_PWR_SetWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 822 * CR4 WP3 LL_PWR_SetWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 823 * CR4 WP4 LL_PWR_SetWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 824 * CR4 WP5 LL_PWR_SetWakeUpPinPolarityLow
<> 144:ef7eb2e8f9f7 825 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 826 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 827 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 828 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 829 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 830 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 831 * @retval None
<> 144:ef7eb2e8f9f7 832 */
<> 144:ef7eb2e8f9f7 833 __STATIC_INLINE void LL_PWR_SetWakeUpPinPolarityLow(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 834 {
<> 144:ef7eb2e8f9f7 835 SET_BIT(PWR->CR4, WakeUpPin);
<> 144:ef7eb2e8f9f7 836 }
<> 144:ef7eb2e8f9f7 837
<> 144:ef7eb2e8f9f7 838 /**
<> 144:ef7eb2e8f9f7 839 * @brief Set the Wake-Up pin polarity high for the event detection
<> 144:ef7eb2e8f9f7 840 * @rmtoll CR4 WP1 LL_PWR_SetWakeUpPinPolarityHigh\n
<> 144:ef7eb2e8f9f7 841 * CR4 WP2 LL_PWR_SetWakeUpPinPolarityHigh\n
<> 144:ef7eb2e8f9f7 842 * CR4 WP3 LL_PWR_SetWakeUpPinPolarityHigh\n
<> 144:ef7eb2e8f9f7 843 * CR4 WP4 LL_PWR_SetWakeUpPinPolarityHigh\n
<> 144:ef7eb2e8f9f7 844 * CR4 WP5 LL_PWR_SetWakeUpPinPolarityHigh
<> 144:ef7eb2e8f9f7 845 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 846 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 847 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 848 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 849 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 850 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 851 * @retval None
<> 144:ef7eb2e8f9f7 852 */
<> 144:ef7eb2e8f9f7 853 __STATIC_INLINE void LL_PWR_SetWakeUpPinPolarityHigh(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 854 {
<> 144:ef7eb2e8f9f7 855 CLEAR_BIT(PWR->CR4, WakeUpPin);
<> 144:ef7eb2e8f9f7 856 }
<> 144:ef7eb2e8f9f7 857
<> 144:ef7eb2e8f9f7 858 /**
<> 144:ef7eb2e8f9f7 859 * @brief Get the Wake-Up pin polarity for the event detection
<> 144:ef7eb2e8f9f7 860 * @rmtoll CR4 WP1 LL_PWR_IsWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 861 * CR4 WP2 LL_PWR_IsWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 862 * CR4 WP3 LL_PWR_IsWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 863 * CR4 WP4 LL_PWR_IsWakeUpPinPolarityLow\n
<> 144:ef7eb2e8f9f7 864 * CR4 WP5 LL_PWR_IsWakeUpPinPolarityLow
<> 144:ef7eb2e8f9f7 865 * @param WakeUpPin This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 866 * @arg @ref LL_PWR_WAKEUP_PIN1
<> 144:ef7eb2e8f9f7 867 * @arg @ref LL_PWR_WAKEUP_PIN2
<> 144:ef7eb2e8f9f7 868 * @arg @ref LL_PWR_WAKEUP_PIN3
<> 144:ef7eb2e8f9f7 869 * @arg @ref LL_PWR_WAKEUP_PIN4
<> 144:ef7eb2e8f9f7 870 * @arg @ref LL_PWR_WAKEUP_PIN5
<> 144:ef7eb2e8f9f7 871 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 872 */
<> 144:ef7eb2e8f9f7 873 __STATIC_INLINE uint32_t LL_PWR_IsWakeUpPinPolarityLow(uint32_t WakeUpPin)
<> 144:ef7eb2e8f9f7 874 {
<> 144:ef7eb2e8f9f7 875 return (READ_BIT(PWR->CR4, WakeUpPin) == (WakeUpPin));
<> 144:ef7eb2e8f9f7 876 }
<> 144:ef7eb2e8f9f7 877
<> 144:ef7eb2e8f9f7 878 /**
<> 144:ef7eb2e8f9f7 879 * @brief Enable GPIO pull-up state in Standby and Shutdown modes
<> 144:ef7eb2e8f9f7 880 * @rmtoll PUCRA PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 881 * PUCRB PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 882 * PUCRC PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 883 * PUCRD PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 884 * PUCRE PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 885 * PUCRF PU0-15 LL_PWR_EnableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 886 * PUCRG PU0-15 LL_PWR_EnableGPIOPullUp\n
AnnaBridge 167:e84263d55307 887 * PUCRH PU0-15 LL_PWR_EnableGPIOPullUp\n
AnnaBridge 167:e84263d55307 888 * PUCRI PU0-11 LL_PWR_EnableGPIOPullUp
<> 144:ef7eb2e8f9f7 889 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 890 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 891 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 892 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 893 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 894 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 895 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 896 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 897 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 898 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 899 *
<> 144:ef7eb2e8f9f7 900 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 901 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 902 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 903 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 904 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 905 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 906 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 907 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 908 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 909 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 910 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 911 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 912 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 913 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 914 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 915 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 916 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 917 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 918 * @retval None
<> 144:ef7eb2e8f9f7 919 */
<> 144:ef7eb2e8f9f7 920 __STATIC_INLINE void LL_PWR_EnableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 921 {
<> 144:ef7eb2e8f9f7 922 SET_BIT(*((uint32_t *)GPIO), GPIONumber);
<> 144:ef7eb2e8f9f7 923 }
<> 144:ef7eb2e8f9f7 924
<> 144:ef7eb2e8f9f7 925 /**
<> 144:ef7eb2e8f9f7 926 * @brief Disable GPIO pull-up state in Standby and Shutdown modes
<> 144:ef7eb2e8f9f7 927 * @rmtoll PUCRA PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 928 * PUCRB PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 929 * PUCRC PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 930 * PUCRD PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 931 * PUCRE PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 932 * PUCRF PU0-15 LL_PWR_DisableGPIOPullUp\n
<> 144:ef7eb2e8f9f7 933 * PUCRG PU0-15 LL_PWR_DisableGPIOPullUp\n
AnnaBridge 167:e84263d55307 934 * PUCRH PU0-15 LL_PWR_DisableGPIOPullUp\n
AnnaBridge 167:e84263d55307 935 * PUCRI PU0-11 LL_PWR_DisableGPIOPullUp
<> 144:ef7eb2e8f9f7 936 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 937 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 938 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 939 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 940 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 941 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 942 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 943 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 944 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 945 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 946 *
<> 144:ef7eb2e8f9f7 947 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 948 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 949 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 950 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 951 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 952 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 953 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 954 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 955 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 956 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 957 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 958 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 959 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 960 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 961 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 962 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 963 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 964 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 965 * @retval None
<> 144:ef7eb2e8f9f7 966 */
<> 144:ef7eb2e8f9f7 967 __STATIC_INLINE void LL_PWR_DisableGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 968 {
<> 144:ef7eb2e8f9f7 969 CLEAR_BIT(*((uint32_t *)GPIO), GPIONumber);
<> 144:ef7eb2e8f9f7 970 }
<> 144:ef7eb2e8f9f7 971
<> 144:ef7eb2e8f9f7 972 /**
<> 144:ef7eb2e8f9f7 973 * @brief Check if GPIO pull-up state is enabled
<> 144:ef7eb2e8f9f7 974 * @rmtoll PUCRA PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 975 * PUCRB PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 976 * PUCRC PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 977 * PUCRD PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 978 * PUCRE PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 979 * PUCRF PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
<> 144:ef7eb2e8f9f7 980 * PUCRG PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
AnnaBridge 167:e84263d55307 981 * PUCRH PU0-15 LL_PWR_IsEnabledGPIOPullUp\n
AnnaBridge 167:e84263d55307 982 * PUCRI PU0-11 LL_PWR_IsEnabledGPIOPullUp
<> 144:ef7eb2e8f9f7 983 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 984 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 985 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 986 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 987 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 988 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 989 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 990 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 991 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 992 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 993 *
<> 144:ef7eb2e8f9f7 994 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 995 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 996 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 997 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 998 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 999 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 1000 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 1001 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 1002 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 1003 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 1004 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 1005 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 1006 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 1007 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 1008 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 1009 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 1010 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 1011 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 1012 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1013 */
<> 144:ef7eb2e8f9f7 1014 __STATIC_INLINE uint32_t LL_PWR_IsEnabledGPIOPullUp(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 1015 {
<> 144:ef7eb2e8f9f7 1016 return (READ_BIT(*((uint32_t *)(GPIO)), GPIONumber) == (GPIONumber));
<> 144:ef7eb2e8f9f7 1017 }
<> 144:ef7eb2e8f9f7 1018
<> 144:ef7eb2e8f9f7 1019 /**
<> 144:ef7eb2e8f9f7 1020 * @brief Enable GPIO pull-down state in Standby and Shutdown modes
<> 144:ef7eb2e8f9f7 1021 * @rmtoll PDCRA PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1022 * PDCRB PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1023 * PDCRC PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1024 * PDCRD PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1025 * PDCRE PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1026 * PDCRF PD0-15 LL_PWR_EnableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1027 * PDCRG PD0-15 LL_PWR_EnableGPIOPullDown\n
AnnaBridge 167:e84263d55307 1028 * PDCRH PD0-15 LL_PWR_EnableGPIOPullDown\n
AnnaBridge 167:e84263d55307 1029 * PDCRI PD0-11 LL_PWR_EnableGPIOPullDown
<> 144:ef7eb2e8f9f7 1030 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1031 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 1032 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 1033 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 1034 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 1035 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 1036 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 1037 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 1038 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 1039 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 1040 *
<> 144:ef7eb2e8f9f7 1041 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 1042 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1043 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 1044 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 1045 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 1046 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 1047 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 1048 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 1049 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 1050 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 1051 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 1052 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 1053 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 1054 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 1055 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 1056 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 1057 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 1058 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 1059 * @retval None
<> 144:ef7eb2e8f9f7 1060 */
<> 144:ef7eb2e8f9f7 1061 __STATIC_INLINE void LL_PWR_EnableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 1062 {
<> 144:ef7eb2e8f9f7 1063 register uint32_t temp = (uint32_t)(GPIO) + 4;
<> 144:ef7eb2e8f9f7 1064 SET_BIT(*((uint32_t *)(temp)), GPIONumber);
<> 144:ef7eb2e8f9f7 1065 }
<> 144:ef7eb2e8f9f7 1066
<> 144:ef7eb2e8f9f7 1067 /**
<> 144:ef7eb2e8f9f7 1068 * @brief Disable GPIO pull-down state in Standby and Shutdown modes
<> 144:ef7eb2e8f9f7 1069 * @rmtoll PDCRA PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1070 * PDCRB PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1071 * PDCRC PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1072 * PDCRD PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1073 * PDCRE PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1074 * PDCRF PD0-15 LL_PWR_DisableGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1075 * PDCRG PD0-15 LL_PWR_DisableGPIOPullDown\n
AnnaBridge 167:e84263d55307 1076 * PDCRH PD0-15 LL_PWR_DisableGPIOPullDown\n
AnnaBridge 167:e84263d55307 1077 * PDCRI PD0-11 LL_PWR_DisableGPIOPullDown
<> 144:ef7eb2e8f9f7 1078 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1079 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 1080 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 1081 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 1082 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 1083 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 1084 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 1085 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 1086 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 1087 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 1088 *
<> 144:ef7eb2e8f9f7 1089 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 1090 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1091 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 1092 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 1093 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 1094 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 1095 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 1096 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 1097 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 1098 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 1099 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 1100 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 1101 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 1102 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 1103 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 1104 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 1105 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 1106 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 1107 * @retval None
<> 144:ef7eb2e8f9f7 1108 */
<> 144:ef7eb2e8f9f7 1109 __STATIC_INLINE void LL_PWR_DisableGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 1110 {
<> 144:ef7eb2e8f9f7 1111 register uint32_t temp = (uint32_t)(GPIO) + 4;
<> 144:ef7eb2e8f9f7 1112 CLEAR_BIT(*((uint32_t *)(temp)), GPIONumber);
<> 144:ef7eb2e8f9f7 1113 }
<> 144:ef7eb2e8f9f7 1114
<> 144:ef7eb2e8f9f7 1115 /**
<> 144:ef7eb2e8f9f7 1116 * @brief Check if GPIO pull-down state is enabled
<> 144:ef7eb2e8f9f7 1117 * @rmtoll PDCRA PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1118 * PDCRB PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1119 * PDCRC PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1120 * PDCRD PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1121 * PDCRE PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1122 * PDCRF PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
<> 144:ef7eb2e8f9f7 1123 * PDCRG PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
AnnaBridge 167:e84263d55307 1124 * PDCRH PD0-15 LL_PWR_IsEnabledGPIOPullDown\n
AnnaBridge 167:e84263d55307 1125 * PDCRI PD0-11 LL_PWR_IsEnabledGPIOPullDown
<> 144:ef7eb2e8f9f7 1126 * @param GPIO This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1127 * @arg @ref LL_PWR_GPIO_A
<> 144:ef7eb2e8f9f7 1128 * @arg @ref LL_PWR_GPIO_B
<> 144:ef7eb2e8f9f7 1129 * @arg @ref LL_PWR_GPIO_C
<> 144:ef7eb2e8f9f7 1130 * @arg @ref LL_PWR_GPIO_D
<> 144:ef7eb2e8f9f7 1131 * @arg @ref LL_PWR_GPIO_E
<> 144:ef7eb2e8f9f7 1132 * @arg @ref LL_PWR_GPIO_F (*)
<> 144:ef7eb2e8f9f7 1133 * @arg @ref LL_PWR_GPIO_G (*)
<> 144:ef7eb2e8f9f7 1134 * @arg @ref LL_PWR_GPIO_H
AnnaBridge 167:e84263d55307 1135 * @arg @ref LL_PWR_GPIO_I (*)
<> 144:ef7eb2e8f9f7 1136 *
<> 144:ef7eb2e8f9f7 1137 * (*) value not defined in all devices
<> 144:ef7eb2e8f9f7 1138 * @param GPIONumber This parameter can be one of the following values:
<> 144:ef7eb2e8f9f7 1139 * @arg @ref LL_PWR_GPIO_BIT_0
<> 144:ef7eb2e8f9f7 1140 * @arg @ref LL_PWR_GPIO_BIT_1
<> 144:ef7eb2e8f9f7 1141 * @arg @ref LL_PWR_GPIO_BIT_2
<> 144:ef7eb2e8f9f7 1142 * @arg @ref LL_PWR_GPIO_BIT_3
<> 144:ef7eb2e8f9f7 1143 * @arg @ref LL_PWR_GPIO_BIT_4
<> 144:ef7eb2e8f9f7 1144 * @arg @ref LL_PWR_GPIO_BIT_5
<> 144:ef7eb2e8f9f7 1145 * @arg @ref LL_PWR_GPIO_BIT_6
<> 144:ef7eb2e8f9f7 1146 * @arg @ref LL_PWR_GPIO_BIT_7
<> 144:ef7eb2e8f9f7 1147 * @arg @ref LL_PWR_GPIO_BIT_8
<> 144:ef7eb2e8f9f7 1148 * @arg @ref LL_PWR_GPIO_BIT_9
<> 144:ef7eb2e8f9f7 1149 * @arg @ref LL_PWR_GPIO_BIT_10
<> 144:ef7eb2e8f9f7 1150 * @arg @ref LL_PWR_GPIO_BIT_11
<> 144:ef7eb2e8f9f7 1151 * @arg @ref LL_PWR_GPIO_BIT_12
<> 144:ef7eb2e8f9f7 1152 * @arg @ref LL_PWR_GPIO_BIT_13
<> 144:ef7eb2e8f9f7 1153 * @arg @ref LL_PWR_GPIO_BIT_14
<> 144:ef7eb2e8f9f7 1154 * @arg @ref LL_PWR_GPIO_BIT_15
<> 144:ef7eb2e8f9f7 1155 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1156 */
<> 144:ef7eb2e8f9f7 1157 __STATIC_INLINE uint32_t LL_PWR_IsEnabledGPIOPullDown(uint32_t GPIO, uint32_t GPIONumber)
<> 144:ef7eb2e8f9f7 1158 {
<> 144:ef7eb2e8f9f7 1159 register uint32_t temp = (uint32_t)(GPIO) + 4;
<> 144:ef7eb2e8f9f7 1160 return (READ_BIT(*((uint32_t *)(temp)), GPIONumber) == (GPIONumber));
<> 144:ef7eb2e8f9f7 1161 }
<> 144:ef7eb2e8f9f7 1162
<> 144:ef7eb2e8f9f7 1163 /**
<> 144:ef7eb2e8f9f7 1164 * @}
<> 144:ef7eb2e8f9f7 1165 */
<> 144:ef7eb2e8f9f7 1166
<> 144:ef7eb2e8f9f7 1167 /** @defgroup PWR_LL_EF_FLAG_Management FLAG_Management
<> 144:ef7eb2e8f9f7 1168 * @{
<> 144:ef7eb2e8f9f7 1169 */
<> 144:ef7eb2e8f9f7 1170
<> 144:ef7eb2e8f9f7 1171 /**
<> 144:ef7eb2e8f9f7 1172 * @brief Get Internal Wake-up line Flag
<> 144:ef7eb2e8f9f7 1173 * @rmtoll SR1 WUFI LL_PWR_IsActiveFlag_InternWU
<> 144:ef7eb2e8f9f7 1174 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1175 */
<> 144:ef7eb2e8f9f7 1176 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_InternWU(void)
<> 144:ef7eb2e8f9f7 1177 {
<> 144:ef7eb2e8f9f7 1178 return (READ_BIT(PWR->SR1, PWR_SR1_WUFI) == (PWR_SR1_WUFI));
<> 144:ef7eb2e8f9f7 1179 }
<> 144:ef7eb2e8f9f7 1180
<> 144:ef7eb2e8f9f7 1181 /**
<> 144:ef7eb2e8f9f7 1182 * @brief Get Stand-By Flag
<> 144:ef7eb2e8f9f7 1183 * @rmtoll SR1 SBF LL_PWR_IsActiveFlag_SB
<> 144:ef7eb2e8f9f7 1184 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1185 */
<> 144:ef7eb2e8f9f7 1186 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_SB(void)
<> 144:ef7eb2e8f9f7 1187 {
<> 144:ef7eb2e8f9f7 1188 return (READ_BIT(PWR->SR1, PWR_SR1_SBF) == (PWR_SR1_SBF));
<> 144:ef7eb2e8f9f7 1189 }
<> 144:ef7eb2e8f9f7 1190
<> 144:ef7eb2e8f9f7 1191 /**
<> 144:ef7eb2e8f9f7 1192 * @brief Get Wake-up Flag 5
<> 144:ef7eb2e8f9f7 1193 * @rmtoll SR1 WUF5 LL_PWR_IsActiveFlag_WU5
<> 144:ef7eb2e8f9f7 1194 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1195 */
<> 144:ef7eb2e8f9f7 1196 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU5(void)
<> 144:ef7eb2e8f9f7 1197 {
<> 144:ef7eb2e8f9f7 1198 return (READ_BIT(PWR->SR1, PWR_SR1_WUF5) == (PWR_SR1_WUF5));
<> 144:ef7eb2e8f9f7 1199 }
<> 144:ef7eb2e8f9f7 1200
<> 144:ef7eb2e8f9f7 1201 /**
<> 144:ef7eb2e8f9f7 1202 * @brief Get Wake-up Flag 4
<> 144:ef7eb2e8f9f7 1203 * @rmtoll SR1 WUF4 LL_PWR_IsActiveFlag_WU4
<> 144:ef7eb2e8f9f7 1204 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1205 */
<> 144:ef7eb2e8f9f7 1206 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU4(void)
<> 144:ef7eb2e8f9f7 1207 {
<> 144:ef7eb2e8f9f7 1208 return (READ_BIT(PWR->SR1, PWR_SR1_WUF4) == (PWR_SR1_WUF4));
<> 144:ef7eb2e8f9f7 1209 }
<> 144:ef7eb2e8f9f7 1210
<> 144:ef7eb2e8f9f7 1211 /**
<> 144:ef7eb2e8f9f7 1212 * @brief Get Wake-up Flag 3
<> 144:ef7eb2e8f9f7 1213 * @rmtoll SR1 WUF3 LL_PWR_IsActiveFlag_WU3
<> 144:ef7eb2e8f9f7 1214 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1215 */
<> 144:ef7eb2e8f9f7 1216 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU3(void)
<> 144:ef7eb2e8f9f7 1217 {
<> 144:ef7eb2e8f9f7 1218 return (READ_BIT(PWR->SR1, PWR_SR1_WUF3) == (PWR_SR1_WUF3));
<> 144:ef7eb2e8f9f7 1219 }
<> 144:ef7eb2e8f9f7 1220
<> 144:ef7eb2e8f9f7 1221 /**
<> 144:ef7eb2e8f9f7 1222 * @brief Get Wake-up Flag 2
<> 144:ef7eb2e8f9f7 1223 * @rmtoll SR1 WUF2 LL_PWR_IsActiveFlag_WU2
<> 144:ef7eb2e8f9f7 1224 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1225 */
<> 144:ef7eb2e8f9f7 1226 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU2(void)
<> 144:ef7eb2e8f9f7 1227 {
<> 144:ef7eb2e8f9f7 1228 return (READ_BIT(PWR->SR1, PWR_SR1_WUF2) == (PWR_SR1_WUF2));
<> 144:ef7eb2e8f9f7 1229 }
<> 144:ef7eb2e8f9f7 1230
<> 144:ef7eb2e8f9f7 1231 /**
<> 144:ef7eb2e8f9f7 1232 * @brief Get Wake-up Flag 1
<> 144:ef7eb2e8f9f7 1233 * @rmtoll SR1 WUF1 LL_PWR_IsActiveFlag_WU1
<> 144:ef7eb2e8f9f7 1234 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1235 */
<> 144:ef7eb2e8f9f7 1236 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_WU1(void)
<> 144:ef7eb2e8f9f7 1237 {
<> 144:ef7eb2e8f9f7 1238 return (READ_BIT(PWR->SR1, PWR_SR1_WUF1) == (PWR_SR1_WUF1));
<> 144:ef7eb2e8f9f7 1239 }
<> 144:ef7eb2e8f9f7 1240
<> 144:ef7eb2e8f9f7 1241 /**
<> 144:ef7eb2e8f9f7 1242 * @brief Clear Stand-By Flag
<> 144:ef7eb2e8f9f7 1243 * @rmtoll SCR CSBF LL_PWR_ClearFlag_SB
<> 144:ef7eb2e8f9f7 1244 * @retval None
<> 144:ef7eb2e8f9f7 1245 */
<> 144:ef7eb2e8f9f7 1246 __STATIC_INLINE void LL_PWR_ClearFlag_SB(void)
<> 144:ef7eb2e8f9f7 1247 {
<> 144:ef7eb2e8f9f7 1248 WRITE_REG(PWR->SCR, PWR_SCR_CSBF);
<> 144:ef7eb2e8f9f7 1249 }
<> 144:ef7eb2e8f9f7 1250
<> 144:ef7eb2e8f9f7 1251 /**
<> 144:ef7eb2e8f9f7 1252 * @brief Clear Wake-up Flags
<> 144:ef7eb2e8f9f7 1253 * @rmtoll SCR CWUF LL_PWR_ClearFlag_WU
<> 144:ef7eb2e8f9f7 1254 * @retval None
<> 144:ef7eb2e8f9f7 1255 */
<> 144:ef7eb2e8f9f7 1256 __STATIC_INLINE void LL_PWR_ClearFlag_WU(void)
<> 144:ef7eb2e8f9f7 1257 {
<> 144:ef7eb2e8f9f7 1258 WRITE_REG(PWR->SCR, PWR_SCR_CWUF);
<> 144:ef7eb2e8f9f7 1259 }
<> 144:ef7eb2e8f9f7 1260
<> 144:ef7eb2e8f9f7 1261 /**
<> 144:ef7eb2e8f9f7 1262 * @brief Clear Wake-up Flag 5
<> 144:ef7eb2e8f9f7 1263 * @rmtoll SCR CWUF5 LL_PWR_ClearFlag_WU5
<> 144:ef7eb2e8f9f7 1264 * @retval None
<> 144:ef7eb2e8f9f7 1265 */
<> 144:ef7eb2e8f9f7 1266 __STATIC_INLINE void LL_PWR_ClearFlag_WU5(void)
<> 144:ef7eb2e8f9f7 1267 {
<> 144:ef7eb2e8f9f7 1268 WRITE_REG(PWR->SCR, PWR_SCR_CWUF5);
<> 144:ef7eb2e8f9f7 1269 }
<> 144:ef7eb2e8f9f7 1270
<> 144:ef7eb2e8f9f7 1271 /**
<> 144:ef7eb2e8f9f7 1272 * @brief Clear Wake-up Flag 4
<> 144:ef7eb2e8f9f7 1273 * @rmtoll SCR CWUF4 LL_PWR_ClearFlag_WU4
<> 144:ef7eb2e8f9f7 1274 * @retval None
<> 144:ef7eb2e8f9f7 1275 */
<> 144:ef7eb2e8f9f7 1276 __STATIC_INLINE void LL_PWR_ClearFlag_WU4(void)
<> 144:ef7eb2e8f9f7 1277 {
<> 144:ef7eb2e8f9f7 1278 WRITE_REG(PWR->SCR, PWR_SCR_CWUF4);
<> 144:ef7eb2e8f9f7 1279 }
<> 144:ef7eb2e8f9f7 1280
<> 144:ef7eb2e8f9f7 1281 /**
<> 144:ef7eb2e8f9f7 1282 * @brief Clear Wake-up Flag 3
<> 144:ef7eb2e8f9f7 1283 * @rmtoll SCR CWUF3 LL_PWR_ClearFlag_WU3
<> 144:ef7eb2e8f9f7 1284 * @retval None
<> 144:ef7eb2e8f9f7 1285 */
<> 144:ef7eb2e8f9f7 1286 __STATIC_INLINE void LL_PWR_ClearFlag_WU3(void)
<> 144:ef7eb2e8f9f7 1287 {
<> 144:ef7eb2e8f9f7 1288 WRITE_REG(PWR->SCR, PWR_SCR_CWUF3);
<> 144:ef7eb2e8f9f7 1289 }
<> 144:ef7eb2e8f9f7 1290
<> 144:ef7eb2e8f9f7 1291 /**
<> 144:ef7eb2e8f9f7 1292 * @brief Clear Wake-up Flag 2
<> 144:ef7eb2e8f9f7 1293 * @rmtoll SCR CWUF2 LL_PWR_ClearFlag_WU2
<> 144:ef7eb2e8f9f7 1294 * @retval None
<> 144:ef7eb2e8f9f7 1295 */
<> 144:ef7eb2e8f9f7 1296 __STATIC_INLINE void LL_PWR_ClearFlag_WU2(void)
<> 144:ef7eb2e8f9f7 1297 {
<> 144:ef7eb2e8f9f7 1298 WRITE_REG(PWR->SCR, PWR_SCR_CWUF2);
<> 144:ef7eb2e8f9f7 1299 }
<> 144:ef7eb2e8f9f7 1300
<> 144:ef7eb2e8f9f7 1301 /**
<> 144:ef7eb2e8f9f7 1302 * @brief Clear Wake-up Flag 1
<> 144:ef7eb2e8f9f7 1303 * @rmtoll SCR CWUF1 LL_PWR_ClearFlag_WU1
<> 144:ef7eb2e8f9f7 1304 * @retval None
<> 144:ef7eb2e8f9f7 1305 */
<> 144:ef7eb2e8f9f7 1306 __STATIC_INLINE void LL_PWR_ClearFlag_WU1(void)
<> 144:ef7eb2e8f9f7 1307 {
<> 144:ef7eb2e8f9f7 1308 WRITE_REG(PWR->SCR, PWR_SCR_CWUF1);
<> 144:ef7eb2e8f9f7 1309 }
<> 144:ef7eb2e8f9f7 1310
<> 144:ef7eb2e8f9f7 1311 /**
<> 144:ef7eb2e8f9f7 1312 * @brief Indicate whether VDDA voltage is below or above PVM4 threshold
<> 144:ef7eb2e8f9f7 1313 * @rmtoll SR2 PVMO4 LL_PWR_IsActiveFlag_PVMO4
<> 144:ef7eb2e8f9f7 1314 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1315 */
<> 144:ef7eb2e8f9f7 1316 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVMO4(void)
<> 144:ef7eb2e8f9f7 1317 {
<> 144:ef7eb2e8f9f7 1318 return (READ_BIT(PWR->SR2, PWR_SR2_PVMO4) == (PWR_SR2_PVMO4));
<> 144:ef7eb2e8f9f7 1319 }
<> 144:ef7eb2e8f9f7 1320
<> 144:ef7eb2e8f9f7 1321 /**
<> 144:ef7eb2e8f9f7 1322 * @brief Indicate whether VDDA voltage is below or above PVM3 threshold
<> 144:ef7eb2e8f9f7 1323 * @rmtoll SR2 PVMO3 LL_PWR_IsActiveFlag_PVMO3
<> 144:ef7eb2e8f9f7 1324 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1325 */
<> 144:ef7eb2e8f9f7 1326 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVMO3(void)
<> 144:ef7eb2e8f9f7 1327 {
<> 144:ef7eb2e8f9f7 1328 return (READ_BIT(PWR->SR2, PWR_SR2_PVMO3) == (PWR_SR2_PVMO3));
<> 144:ef7eb2e8f9f7 1329 }
<> 144:ef7eb2e8f9f7 1330
<> 144:ef7eb2e8f9f7 1331 #if defined(PWR_SR2_PVMO2)
<> 144:ef7eb2e8f9f7 1332 /**
<> 144:ef7eb2e8f9f7 1333 * @brief Indicate whether VDDIO2 voltage is below or above PVM2 threshold
<> 144:ef7eb2e8f9f7 1334 * @rmtoll SR2 PVMO2 LL_PWR_IsActiveFlag_PVMO2
<> 144:ef7eb2e8f9f7 1335 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1336 */
<> 144:ef7eb2e8f9f7 1337 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVMO2(void)
<> 144:ef7eb2e8f9f7 1338 {
<> 144:ef7eb2e8f9f7 1339 return (READ_BIT(PWR->SR2, PWR_SR2_PVMO2) == (PWR_SR2_PVMO2));
<> 144:ef7eb2e8f9f7 1340 }
<> 144:ef7eb2e8f9f7 1341 #endif /* PWR_SR2_PVMO2 */
<> 144:ef7eb2e8f9f7 1342
AnnaBridge 167:e84263d55307 1343 #if defined(PWR_SR2_PVMO1)
<> 144:ef7eb2e8f9f7 1344 /**
<> 144:ef7eb2e8f9f7 1345 * @brief Indicate whether VDDUSB voltage is below or above PVM1 threshold
<> 144:ef7eb2e8f9f7 1346 * @rmtoll SR2 PVMO1 LL_PWR_IsActiveFlag_PVMO1
<> 144:ef7eb2e8f9f7 1347 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1348 */
<> 144:ef7eb2e8f9f7 1349 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVMO1(void)
<> 144:ef7eb2e8f9f7 1350 {
<> 144:ef7eb2e8f9f7 1351 return (READ_BIT(PWR->SR2, PWR_SR2_PVMO1) == (PWR_SR2_PVMO1));
<> 144:ef7eb2e8f9f7 1352 }
AnnaBridge 167:e84263d55307 1353 #endif /* PWR_SR2_PVMO1 */
<> 144:ef7eb2e8f9f7 1354
<> 144:ef7eb2e8f9f7 1355 /**
<> 144:ef7eb2e8f9f7 1356 * @brief Indicate whether VDD voltage is below or above the selected PVD threshold
<> 144:ef7eb2e8f9f7 1357 * @rmtoll SR2 PVDO LL_PWR_IsActiveFlag_PVDO
<> 144:ef7eb2e8f9f7 1358 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1359 */
<> 144:ef7eb2e8f9f7 1360 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_PVDO(void)
<> 144:ef7eb2e8f9f7 1361 {
<> 144:ef7eb2e8f9f7 1362 return (READ_BIT(PWR->SR2, PWR_SR2_PVDO) == (PWR_SR2_PVDO));
<> 144:ef7eb2e8f9f7 1363 }
<> 144:ef7eb2e8f9f7 1364
<> 144:ef7eb2e8f9f7 1365 /**
<> 144:ef7eb2e8f9f7 1366 * @brief Indicate whether the regulator is ready in the selected voltage range or if its output voltage is still changing to the required voltage level
AnnaBridge 167:e84263d55307 1367 * @rmtoll SR2 VOSF LL_PWR_IsActiveFlag_VOS
<> 144:ef7eb2e8f9f7 1368 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1369 */
AnnaBridge 167:e84263d55307 1370 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_VOS(void)
<> 144:ef7eb2e8f9f7 1371 {
<> 144:ef7eb2e8f9f7 1372 return (READ_BIT(PWR->SR2, PWR_SR2_VOSF) == (PWR_SR2_VOSF));
<> 144:ef7eb2e8f9f7 1373 }
<> 144:ef7eb2e8f9f7 1374
<> 144:ef7eb2e8f9f7 1375 /**
<> 144:ef7eb2e8f9f7 1376 * @brief Indicate whether the regulator is ready in main mode or is in low-power mode
<> 144:ef7eb2e8f9f7 1377 * @note: Take care, return value "0" means the regulator is ready. Return value "1" means the output voltage range is still changing.
<> 144:ef7eb2e8f9f7 1378 * @rmtoll SR2 REGLPF LL_PWR_IsActiveFlag_REGLPF
<> 144:ef7eb2e8f9f7 1379 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1380 */
<> 144:ef7eb2e8f9f7 1381 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_REGLPF(void)
<> 144:ef7eb2e8f9f7 1382 {
<> 144:ef7eb2e8f9f7 1383 return (READ_BIT(PWR->SR2, PWR_SR2_REGLPF) == (PWR_SR2_REGLPF));
<> 144:ef7eb2e8f9f7 1384 }
<> 144:ef7eb2e8f9f7 1385
<> 144:ef7eb2e8f9f7 1386 /**
<> 144:ef7eb2e8f9f7 1387 * @brief Indicate whether or not the low-power regulator is ready
<> 144:ef7eb2e8f9f7 1388 * @rmtoll SR2 REGLPS LL_PWR_IsActiveFlag_REGLPS
<> 144:ef7eb2e8f9f7 1389 * @retval State of bit (1 or 0).
<> 144:ef7eb2e8f9f7 1390 */
<> 144:ef7eb2e8f9f7 1391 __STATIC_INLINE uint32_t LL_PWR_IsActiveFlag_REGLPS(void)
<> 144:ef7eb2e8f9f7 1392 {
<> 144:ef7eb2e8f9f7 1393 return (READ_BIT(PWR->SR2, PWR_SR2_REGLPS) == (PWR_SR2_REGLPS));
<> 144:ef7eb2e8f9f7 1394 }
<> 144:ef7eb2e8f9f7 1395
AnnaBridge 167:e84263d55307 1396 /**
AnnaBridge 167:e84263d55307 1397 * @}
AnnaBridge 167:e84263d55307 1398 */
AnnaBridge 167:e84263d55307 1399
<> 144:ef7eb2e8f9f7 1400 #if defined(USE_FULL_LL_DRIVER)
<> 144:ef7eb2e8f9f7 1401 /** @defgroup PWR_LL_EF_Init De-initialization function
<> 144:ef7eb2e8f9f7 1402 * @{
<> 144:ef7eb2e8f9f7 1403 */
<> 144:ef7eb2e8f9f7 1404 ErrorStatus LL_PWR_DeInit(void);
<> 144:ef7eb2e8f9f7 1405 /**
<> 144:ef7eb2e8f9f7 1406 * @}
<> 144:ef7eb2e8f9f7 1407 */
<> 144:ef7eb2e8f9f7 1408 #endif /* USE_FULL_LL_DRIVER */
<> 144:ef7eb2e8f9f7 1409
AnnaBridge 167:e84263d55307 1410 /** Legacy definitions for compatibility purpose
AnnaBridge 167:e84263d55307 1411 @cond 0
AnnaBridge 167:e84263d55307 1412 */
AnnaBridge 167:e84263d55307 1413 /* Old functions name kept for legacy purpose, to be replaced by the */
AnnaBridge 167:e84263d55307 1414 /* current functions name. */
AnnaBridge 167:e84263d55307 1415 #define LL_PWR_IsActiveFlag_VOSF LL_PWR_IsActiveFlag_VOS
<> 144:ef7eb2e8f9f7 1416 /**
AnnaBridge 167:e84263d55307 1417 @endcond
<> 144:ef7eb2e8f9f7 1418 */
<> 144:ef7eb2e8f9f7 1419
<> 144:ef7eb2e8f9f7 1420 /**
<> 144:ef7eb2e8f9f7 1421 * @}
<> 144:ef7eb2e8f9f7 1422 */
<> 144:ef7eb2e8f9f7 1423
<> 144:ef7eb2e8f9f7 1424 /**
<> 144:ef7eb2e8f9f7 1425 * @}
<> 144:ef7eb2e8f9f7 1426 */
<> 144:ef7eb2e8f9f7 1427
<> 144:ef7eb2e8f9f7 1428 #endif /* defined(PWR) */
<> 144:ef7eb2e8f9f7 1429
<> 144:ef7eb2e8f9f7 1430 /**
<> 144:ef7eb2e8f9f7 1431 * @}
<> 144:ef7eb2e8f9f7 1432 */
<> 144:ef7eb2e8f9f7 1433
<> 144:ef7eb2e8f9f7 1434 #ifdef __cplusplus
<> 144:ef7eb2e8f9f7 1435 }
<> 144:ef7eb2e8f9f7 1436 #endif
<> 144:ef7eb2e8f9f7 1437
<> 144:ef7eb2e8f9f7 1438 #endif /* __STM32L4xx_LL_PWR_H */
<> 144:ef7eb2e8f9f7 1439
<> 144:ef7eb2e8f9f7 1440 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/