Junichi Katsu / wallbot

It is a library for controlling Wallbot

Dependents:   wallbot_test

PowerControl/EthernetPowerControl.cpp@0:f8571ffd252a, 2013-07-28 (annotated)

Committer:
jksoft
Date:
Sun Jul 28 08:20:17 2013 +0000
Revision:
0:f8571ffd252a
First

Who changed what in which revision?

UserRevisionLine numberNew contents of line
jksoft 0:f8571ffd252a 1 #include "EthernetPowerControl.h"
jksoft 0:f8571ffd252a 2
jksoft 0:f8571ffd252a 3 static void write_PHY (unsigned int PhyReg, unsigned short Value) {
jksoft 0:f8571ffd252a 4 /* Write a data 'Value' to PHY register 'PhyReg'. */
jksoft 0:f8571ffd252a 5 unsigned int tout;
jksoft 0:f8571ffd252a 6 /* Hardware MII Management for LPC176x devices. */
jksoft 0:f8571ffd252a 7 LPC_EMAC->MADR = DP83848C_DEF_ADR | PhyReg;
jksoft 0:f8571ffd252a 8 LPC_EMAC->MWTD = Value;
jksoft 0:f8571ffd252a 9
jksoft 0:f8571ffd252a 10 /* Wait utill operation completed */
jksoft 0:f8571ffd252a 11 for (tout = 0; tout < MII_WR_TOUT; tout++) {
jksoft 0:f8571ffd252a 12 if ((LPC_EMAC->MIND & MIND_BUSY) == 0) {
jksoft 0:f8571ffd252a 13 break;
jksoft 0:f8571ffd252a 14 }
jksoft 0:f8571ffd252a 15 }
jksoft 0:f8571ffd252a 16 }
jksoft 0:f8571ffd252a 17
jksoft 0:f8571ffd252a 18 static unsigned short read_PHY (unsigned int PhyReg) {
jksoft 0:f8571ffd252a 19 /* Read a PHY register 'PhyReg'. */
jksoft 0:f8571ffd252a 20 unsigned int tout, val;
jksoft 0:f8571ffd252a 21
jksoft 0:f8571ffd252a 22 LPC_EMAC->MADR = DP83848C_DEF_ADR | PhyReg;
jksoft 0:f8571ffd252a 23 LPC_EMAC->MCMD = MCMD_READ;
jksoft 0:f8571ffd252a 24
jksoft 0:f8571ffd252a 25 /* Wait until operation completed */
jksoft 0:f8571ffd252a 26 for (tout = 0; tout < MII_RD_TOUT; tout++) {
jksoft 0:f8571ffd252a 27 if ((LPC_EMAC->MIND & MIND_BUSY) == 0) {
jksoft 0:f8571ffd252a 28 break;
jksoft 0:f8571ffd252a 29 }
jksoft 0:f8571ffd252a 30 }
jksoft 0:f8571ffd252a 31 LPC_EMAC->MCMD = 0;
jksoft 0:f8571ffd252a 32 val = LPC_EMAC->MRDD;
jksoft 0:f8571ffd252a 33
jksoft 0:f8571ffd252a 34 return (val);
jksoft 0:f8571ffd252a 35 }
jksoft 0:f8571ffd252a 36
jksoft 0:f8571ffd252a 37 void EMAC_Init()
jksoft 0:f8571ffd252a 38 {
jksoft 0:f8571ffd252a 39 unsigned int tout,regv;
jksoft 0:f8571ffd252a 40 /* Power Up the EMAC controller. */
jksoft 0:f8571ffd252a 41 Peripheral_PowerUp(LPC1768_PCONP_PCENET);
jksoft 0:f8571ffd252a 42
jksoft 0:f8571ffd252a 43 LPC_PINCON->PINSEL2 = 0x50150105;
jksoft 0:f8571ffd252a 44 LPC_PINCON->PINSEL3 &= ~0x0000000F;
jksoft 0:f8571ffd252a 45 LPC_PINCON->PINSEL3 |= 0x00000005;
jksoft 0:f8571ffd252a 46
jksoft 0:f8571ffd252a 47 /* Reset all EMAC internal modules. */
jksoft 0:f8571ffd252a 48 LPC_EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX |
jksoft 0:f8571ffd252a 49 MAC1_SIM_RES | MAC1_SOFT_RES;
jksoft 0:f8571ffd252a 50 LPC_EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES;
jksoft 0:f8571ffd252a 51
jksoft 0:f8571ffd252a 52 /* A short delay after reset. */
jksoft 0:f8571ffd252a 53 for (tout = 100; tout; tout--);
jksoft 0:f8571ffd252a 54
jksoft 0:f8571ffd252a 55 /* Initialize MAC control registers. */
jksoft 0:f8571ffd252a 56 LPC_EMAC->MAC1 = MAC1_PASS_ALL;
jksoft 0:f8571ffd252a 57 LPC_EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;
jksoft 0:f8571ffd252a 58 LPC_EMAC->MAXF = ETH_MAX_FLEN;
jksoft 0:f8571ffd252a 59 LPC_EMAC->CLRT = CLRT_DEF;
jksoft 0:f8571ffd252a 60 LPC_EMAC->IPGR = IPGR_DEF;
jksoft 0:f8571ffd252a 61
jksoft 0:f8571ffd252a 62 /* Enable Reduced MII interface. */
jksoft 0:f8571ffd252a 63 LPC_EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM;
jksoft 0:f8571ffd252a 64
jksoft 0:f8571ffd252a 65 /* Reset Reduced MII Logic. */
jksoft 0:f8571ffd252a 66 LPC_EMAC->SUPP = SUPP_RES_RMII;
jksoft 0:f8571ffd252a 67 for (tout = 100; tout; tout--);
jksoft 0:f8571ffd252a 68 LPC_EMAC->SUPP = 0;
jksoft 0:f8571ffd252a 69
jksoft 0:f8571ffd252a 70 /* Put the DP83848C in reset mode */
jksoft 0:f8571ffd252a 71 write_PHY (PHY_REG_BMCR, 0x8000);
jksoft 0:f8571ffd252a 72
jksoft 0:f8571ffd252a 73 /* Wait for hardware reset to end. */
jksoft 0:f8571ffd252a 74 for (tout = 0; tout < 0x100000; tout++) {
jksoft 0:f8571ffd252a 75 regv = read_PHY (PHY_REG_BMCR);
jksoft 0:f8571ffd252a 76 if (!(regv & 0x8000)) {
jksoft 0:f8571ffd252a 77 /* Reset complete */
jksoft 0:f8571ffd252a 78 break;
jksoft 0:f8571ffd252a 79 }
jksoft 0:f8571ffd252a 80 }
jksoft 0:f8571ffd252a 81 }
jksoft 0:f8571ffd252a 82
jksoft 0:f8571ffd252a 83
jksoft 0:f8571ffd252a 84 void PHY_PowerDown()
jksoft 0:f8571ffd252a 85 {
jksoft 0:f8571ffd252a 86 if (!Peripheral_GetStatus(LPC1768_PCONP_PCENET))
jksoft 0:f8571ffd252a 87 EMAC_Init(); //init EMAC if it is not already init'd
jksoft 0:f8571ffd252a 88
jksoft 0:f8571ffd252a 89 unsigned int regv;
jksoft 0:f8571ffd252a 90 regv = read_PHY(PHY_REG_BMCR);
jksoft 0:f8571ffd252a 91 write_PHY(PHY_REG_BMCR, regv | (1 << PHY_REG_BMCR_POWERDOWN));
jksoft 0:f8571ffd252a 92 regv = read_PHY(PHY_REG_BMCR);
jksoft 0:f8571ffd252a 93
jksoft 0:f8571ffd252a 94 //shouldn't need the EMAC now.
jksoft 0:f8571ffd252a 95 Peripheral_PowerDown(LPC1768_PCONP_PCENET);
jksoft 0:f8571ffd252a 96
jksoft 0:f8571ffd252a 97 //and turn off the PHY OSC
jksoft 0:f8571ffd252a 98 LPC_GPIO1->FIODIR |= 0x8000000;
jksoft 0:f8571ffd252a 99 LPC_GPIO1->FIOCLR = 0x8000000;
jksoft 0:f8571ffd252a 100 }
jksoft 0:f8571ffd252a 101
jksoft 0:f8571ffd252a 102 void PHY_PowerUp()
jksoft 0:f8571ffd252a 103 {
jksoft 0:f8571ffd252a 104 if (!Peripheral_GetStatus(LPC1768_PCONP_PCENET))
jksoft 0:f8571ffd252a 105 EMAC_Init(); //init EMAC if it is not already init'd
jksoft 0:f8571ffd252a 106
jksoft 0:f8571ffd252a 107 LPC_GPIO1->FIODIR |= 0x8000000;
jksoft 0:f8571ffd252a 108 LPC_GPIO1->FIOSET = 0x8000000;
jksoft 0:f8571ffd252a 109
jksoft 0:f8571ffd252a 110 //wait for osc to be stable
jksoft 0:f8571ffd252a 111 wait_ms(200);
jksoft 0:f8571ffd252a 112
jksoft 0:f8571ffd252a 113 unsigned int regv;
jksoft 0:f8571ffd252a 114 regv = read_PHY(PHY_REG_BMCR);
jksoft 0:f8571ffd252a 115 write_PHY(PHY_REG_BMCR, regv & ~(1 << PHY_REG_BMCR_POWERDOWN));
jksoft 0:f8571ffd252a 116 regv = read_PHY(PHY_REG_BMCR);
jksoft 0:f8571ffd252a 117 }
jksoft 0:f8571ffd252a 118
jksoft 0:f8571ffd252a 119 void PHY_EnergyDetect_Enable()
jksoft 0:f8571ffd252a 120 {
jksoft 0:f8571ffd252a 121 if (!Peripheral_GetStatus(LPC1768_PCONP_PCENET))
jksoft 0:f8571ffd252a 122 EMAC_Init(); //init EMAC if it is not already init'd
jksoft 0:f8571ffd252a 123
jksoft 0:f8571ffd252a 124 unsigned int regv;
jksoft 0:f8571ffd252a 125 regv = read_PHY(PHY_REG_EDCR);
jksoft 0:f8571ffd252a 126 write_PHY(PHY_REG_BMCR, regv | (1 << PHY_REG_EDCR_ENABLE));
jksoft 0:f8571ffd252a 127 regv = read_PHY(PHY_REG_EDCR);
jksoft 0:f8571ffd252a 128 }
jksoft 0:f8571ffd252a 129
jksoft 0:f8571ffd252a 130 void PHY_EnergyDetect_Disable()
jksoft 0:f8571ffd252a 131 {
jksoft 0:f8571ffd252a 132 if (!Peripheral_GetStatus(LPC1768_PCONP_PCENET))
jksoft 0:f8571ffd252a 133 EMAC_Init(); //init EMAC if it is not already init'd
jksoft 0:f8571ffd252a 134 unsigned int regv;
jksoft 0:f8571ffd252a 135 regv = read_PHY(PHY_REG_EDCR);
jksoft 0:f8571ffd252a 136 write_PHY(PHY_REG_BMCR, regv & ~(1 << PHY_REG_EDCR_ENABLE));
jksoft 0:f8571ffd252a 137 regv = read_PHY(PHY_REG_EDCR);
jksoft 0:f8571ffd252a 138 }